SYNCHRONOUS SEMICONDUCTOR MEMORY

Publication number: JP2000048565

Publication date:

2000-02-18

Inventor:

HAMAMOTO TAKESHI; KAWAGUCHI YOSHINARI;

HARA MOTOKO

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

G11C11/413; G11C7/10; G11C8/18; G11C11/401; G11C11/407; G11C11/413; G11C7/10; G11C8/00; G11C11/401; G11C11/407; (IPC1-7): G11C11/407;

G11C11/408; G11C11/413

- european:

G11C7/10S; G11C8/18


Application number: JP19980213950 19980729 Priority number(s): JP19980213950 19980729 Also published as:

US6243320 (B1)

Report a data error here

Abstract of JP2000048565

PROBLEM TO BE SOLVED: To provide a synchronous semiconductor memory for conducting a column selection operation at a high speed. SOLUTION: A command decoder 3 receives an external command independently from an internal clock signal CLK, decodes it, generates a column access mode directive signal, and activates column address activation signals (CADE, SADE) at a rise of the signal CLK. An internal column address signal generator generates an internal column address signal from the external address signal according to the activation signals (CADE and SADE). The internal column address is generated at early timing, and following column selecting operation starting timing can be early executed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-48565

(P2000-48565A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int.Cl. ⁷		識別記号	ΡI		テーマコート*(参考)
G11C	11/407		C 1 1 C 11/34	3 6 2 S	5 B 0 1. 5
	11/413			J	5 B 0 2 4
	11/408			3 5 4 B	

審査請求 未請求 請求項の数22 〇L (全 37 頁)


(21)出剧番号	特願平10-213950	(71)出願人	000006013
			三菱電機株式会社
(22) 出顧日	平成10年7月29日(1998.7.29)	•	東京都千代田区丸の内二丁目2番3号
		(72)発明者	濱本 武史
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	川口 善也
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(74)代理人	100064746
			弁理士 深見 久郎 (外3名)
			最終質に続く

(54) 【発明の名称】 同期型半導体記憶装置

(57)【要約】

【課題】 高速で列選択動作を行なうことができる同期 型半導体記憶装置を提供する。

【解決手段】 コマンドデコーダ(3)は、内部クロック信号(CLK)と独立に外部からのコマンドを受けてデコードして、列アクセスモード指示信号を生成し、内部クロック信号CLKの立上がりで列アドレス活性化信号(CADE、SADE)を活性化する。内部列アドレス信号発生回路は、この列アドレス活性化信号(CADEおよびSADE)に従って外部からのアドレス信号から内部列アドレス信号を生成する。早いタイミングで、内部列アドレスが生成され、以降の列選択動作開始タイミングを早くすることができる。



【特許請求の範囲】

【請求項1】 行列状に配列される複数のメモリセルを 有するメモリアレイ

クロック信号に同期して、外部から与えられるアドレス 信号を通過させるアドレス入力ゲート、

前記アドレス入力ゲートの出力アドレス信号に従って、 相補内部アドレス信号を生成するアドレス生成回路、 前記アドレス生成回路からの相補内部アドレス信号に従って、前記メモリセルアレイの列を指定する列選択信号 を生成する列選択信号生成回路を備える、同期型半導体 記憶装置、

【請求項2】 前記アドレス生成回路は、

前記アドレス入力ゲートの出力アドレス信号をラッチしかつ相補信号を生成する第1のラッチ回路と、

前記第1のラッチ回路のラッチする相補アドレス信号を、前記クロック信号に応答して前記アドレス入力ゲートと相補的に導通して前記第1のラッチ回路のラッチする相補アドレス信号を通過させて前記相補内部アドレス信号を生成するゲート回路とを備える、請求項1記載の同期型半導体記憶装置。

【請求項3】 外部からのコマンドを受け該受けたコマンドが列選択動作を指示するアクセスコマンドのとき前記クロック信号に同期して列アドレス活性化信号を生成する制御回路をさらに備え、

前記列選択信号生成回路は、前記アドレス生成回路からの相補内部アドレス信号と前記列アドレス活性化信号と に従って互いに相補な内部列アドレス信号を生成する列 アドレス信号発生回路を含む、請求項1記載の同期型半 導体記憶装置。

【請求項4】 前記アドレス生成回路は、さらに、前記 ゲート回路の出力する相補内部アドレス信号をラッチす る第2のラッチ回路を備える、請求項2記載の同期型半 導体記憶装置。

【請求項5】 前記列選択信号生成回路は、

前記アドレス生成回路からの相補内部アドレス信号から 列アクセス指示信号の活性化に応答して相補内部列アドレス信号を生成する列アドレス信号発生回路を含み、 前記列スピンス信号器を開始し、第四回路を含み、

前記列アドレス信号発生回路は、前記列アクセス指示信号の非活性化に応答して前記相補内部列アドレス信号をともに同じ電圧レベルの初期状態にリセットする手段を含む、請求項1記載の同期型半導体記憶装置。

【請求項6】 前記アドレス信号発生回路は、前記列アクセス指示信号の活性化に応答して、前記クロック信号の所定数のサイクル期間にわたって、前記クロック信号に同期して所定のシーケンスで変化する相補内部列アドレス信号をそれぞれワンショットパルスの形態で生成する手段を含む、請求項5記載の同期型半導体記憶装置。

【請求項7】 前記列選択信号生成回路は、前記アドレス生成回路からの相補内部アドレス信号を受け、列アドレス活性化信号の活性化に応答して前記相補内部アドレ

ス信号をプリデコードして、プリデコード列アドレス信号を生成するプリデコード回路を含む、請求項1記載の同期型半導体記憶装置。

【請求項8】 前記列選択信号生成回路は、

前記列アドレス信号発生回路からの相補列アドレス信号をプリデコードしてグループ特定ビットと該グループ内の列指定ビットとを含む複数ビットのプリデコード信号を生成する第1のプリデコーダと、

前記第1のプリデコーダの出力するプリデコード信号を 受け、前記列指定ビットを前記グループ特定ビットでデ コードする第2のプリデコーダとを含み、

前記第2のプリデコーダは、

前記グループ特定ビットを受ける第1のインバータと、前記第1のインバータの出力ノードと電源供給ノードとの間に各々が並列に接続されかつ各々が前記列指定ビットに対応して設けられ、対応の列指定ビットを受けて前記電源供給ノードおよび前記第1のインバータの出力ノードの電圧の一方を出力する複数の第2のインバータとを含む、請求項3記載の同期型半導体記憶装置。

【請求項9】 前記列選択信号生成回路は、前記グループ指定ビットをワンショットパルス信号の形態で出力する手段を含む、請求項8記載の同期型半導体記憶装置。 【請求項10】 前記メモリアレイは、不良列を救済するための冗長列を含み、

前記列選択信号生成回路は、

前記アドレス生成回路からの相補内部アドレス信号をプリデコードしてワンショットパルスの形態でプリデコード信号を出力するプリデコーダと、

前記不良列のアドレスを記憶するためのプログラム回路を含み、前記プリデコーダからのプリデコード信号を受けて前記プログラム回路に記憶した不良列アドレスと与えられたプリデコード信号の示すアドレスの一致/不一致を判定するスペア判定回路と、

前記スペア判定回路の判定結果を示すスペア指示信号に 従って、前記プリデコード信号の指定する列または前記 プログラム回路の記憶するアドレスの指定する冗長列の 一方を選択するための列選択信号を生成する列選択回路 を備える、請求項1記載の同期型半導体記憶装置。

【請求項11】 前記スペア判定回路は、

前記判定結果を示すスペア指示信号を不良列が指定されたことを示す活性状態へ駆動するための素子と、前記スペア指示信号を非活性状態へ駆動するための素子とを含み、前記活性状態へ駆動するための素子の電流駆動力は、前記非活性状態へ駆動するための素子の電流駆動力よりも大きくされる、請求項10記載の同期型半導体記憶装置。

【請求項12】 クロック信号と独立に外部からのコマンドを受けてデコードし、該受けたコマンドが列アクセスを指定するアクセスコマンドのとき、列アクセスモード指示信号を活性化するコマンドデコード回路、

前記クロック信号に同期して、前記コマンドデコード回路からの前記列アクセスモード指示信号を取込みかつラッチして列アドレス活性化信号を生成する第1の回路、および前記第1の回路からの列アドレス活性化信号に従って、外部からのアドレス信号から内部列アドレス信号を生成する第1のアドレス発生回路を備える、同期型半導体記憶装置。

【請求項13】 前記列アクセスモード指示信号に応答して、前記クロック信号の所定数のサイクル期間にわたって活性化される列選択活性化信号を発生する列制御回路と、

前記列選択活性化信号の活性化と前記列アクセスモード 指示信号の非活性化とに応答して、カウンタアドレス活 性化信号を前記クロック信号に同期して発生する第2の 回路と、

前記外部からのアドレス信号を出発カウント値として前 記クロック信号に同期して所定のシーケンスでカウント 動作を行なうカウンタと、

前記カウンタアドレス活性化信号に応答して前記カウンタの出力カウント値を取込んで内部列アドレス信号を生成する第2のアドレス発生回路をさらに備え、前記第1および第2のアドレス発生回路は、出力段を共有する、請求項12記載の同期型半導体記憶装置。

【請求項14】 前記第1および第2の回路は、前記列 アドレス活性化信号および前記カウンタアドレス活性化 信号をワンショットパルスの形で出力する手段を含む、 請求項13記載の同期型半導体記憶装置。

【請求項15】 前記第1のアドレス発生回路は、前記外部からのアドレス信号を前記クロック信号に同期して取込んで該外部からのアドレス信号に対応するアドレス信号を生成し、前記列アドレス活性化信号に応答して該生成したアドレス信号を前記内部列アドレス信号として出力する手段を含む、請求項12記載の同期型半導体記憶装置。

【請求項16】 前記第1および第2のアドレス発生回路の出力段は、前記内部列アドレス信号をラッチするラッチ回路を備える、請求項13記載の同期型半導体記憶装置。

【請求項17】 前記第1のアドレス発生回路は、前記列アドレス活性化信号と前記外部からのアドレス信号を受ける第1の論理ゲートを備え、

前記第2のアドレス発生回路は、前記カウンタアドレス 活性化信号と前記カウンタからのカウントを受ける第2 の論理ゲートを備え、

前記第1および第2のアドレス発生回路の出力段は、前記第1および第2の論理ゲートの出力信号を受けて前記内部列アドレス信号を出力する第3の論理ゲートを備える、請求項13記載の同期型半導体記憶装置。

【請求項18】 前記列アドレス活性化信号の活性化に 応答して、前記カウンタアドレス活性化信号を非活性化 する手段をさらに備える、請求項13記載の同期型半導体記憶装置。

【請求項19】 外部からのアドレス信号を初期値として取込み、前記列アクセスモード指示信号の活性化に応答して所定数のサイクル期間前記クロック信号に従って所定のシーケンスでカウント動作を行なうカウンタと、前記クロック信号と独立に外部からのコマンドを受けてデコードし、該受けたコマンドが前記カウンタのカウント値の有効を指定するときカウンタアドレス有効化信号を発生するカウンタコマンドデコード回路と、

前記カウンタアドレス有効化信号を前記クロック信号に 同期して取込みかつラッチしてカウンタアドレス活性化 信号を発生する第2の回路と、

前記カウンタアドレス活性化信号の活性化時、前記カウンタのカウント値に従って前記内部列アドレス信号を生成する手段とをさらに含む、請求項12記載の同期型半導体記憶装置。

【請求項20】 外部から与えられるコマンドを受けてデコードし、該コマンドが列選択動作を指示するとき、クロック信号に同期して列アクセス指示信号を活性化するアクセスコマンドデコード回路、

前記コマンドがデータ読出動作を指示するとき、前記クロック信号に同期してリードトリガ信号を生成するリードコマンドデコード回路、

前記コマンドを受けてデコードし、前記コマンドがデータ書込動作を示すとき前記クロック信号に同期してライトトリガ信号を生成するライトコマンドデコード回路、前記列アクセス指示信号の活性化に応答して、列アドレス活性化信号を生成する回路、

前記列アクセス指示信号の活性化に応答して、外部から のアドレスを取込み、該取込んだアドレス信号を初期値 として所定のシーケンスで前記クロック信号に同期して カウント動作を行なうカウンタ、

前記列アクセス指示信号の活性化に応答して、前記コマンドが印加されたサイクルに続く前記クロック信号の後 続のサイクルにおいて前記クロック信号に応答して前記 カウンタのカウント値をアドレスとして有効とするカウンタアドレス活性化信号を生成する回路、

前記列アドレス活性化信号の活性化に応答して前記クロック信号に同期して前記外部アドレス信号から内部列アドレス信号を生成し、かつ前記カウンタアドレス活性化信号の活性化時、前記カウンタのカウント値から前記内部列アドレス信号を生成する列アドレス発生回路、

活性化時前記列アドレス発生回路からの内部列アドレス 信号に従ってメモリセルの列を選択するための列選択信 号を生成する列選択信号発生回路、および前記リードト リガ信号および前記ライトトリガ信号の一方の活性化ま たは前記列アドレス活性化信号および前記カウンタアド レス活性化信号の一方の活性化に従って前記列選択信号 発生回路を活性化する制御回路を備え、前記制御回路 は、前記トリガ信号の組および前記アドレス活性化信号の組を択一的に有効化する手段を含む、同期型半導体記憶装置。

【請求項21】 前記制御回路は、前記クロック信号の各サイクルでその出力信号をリセットする手段を含む、請求項20記載の同期型半導体記憶装置。

【請求項22】 前記有効化手段は、マスク配線である、請求項20記載の同期型半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、同期型半導体記憶装置に関し、特に、列選択動作を高速で行なうための列選択系回路の構成に関する。より特定的には、この発明は、同期型半導体記憶装置における内部列アドレスに関連する回路の構成に関する。

[0002]

【従来の技術】図44は、従来の同期型半導体記憶装置の全体の構成を概略的に示す図である。図44において、従来の同期型半導体記憶装置は、行列状に配列される複数のメモリセルMCを有するメモリセルアレイ900を含む。メモリセルアレイ900においては、メモリセルの行それぞれに対応してワード線WLが配置され、メモリセルの列それぞれに対応してビット線対BLPが配置される。

【0003】同期型半導体記憶装置は、さらに、外部か ら与えられるクロック信号extCLKをバッファ処理 して内部クロック信号CLKを生成するクロック入力バ ッファ902と、内部クロック信号CLKに同期して外 部から与えられる制御信号、すなわち、チップセレクト 信号/CS、ロウアドレスストローブ信号/RAS、コ ラムアドレスストローブ信号/CAS、およびライトイ ネーブル信号/WEの状態を判定し、該判定結果に従っ て動作モードを示す動作モード指示信号を生成するコマ ンドデコーダ904と、コマンドデコーダ904からの 動作モード指示信号に従って指定された動作モードを行 なうための各種制御信号を生成する制御回路906と、 内部クロック信号CLKに同期して外部からのアドレス 信号ADDを取込み、かつコマンドデコーダ904から の信号に従って該取込んだアドレス信号を通過させ、か つ制御回路906の制御の下に取込んだアドレス信号を ラッチして内部行/列アドレス信号を発生する内部アド レス発生回路908と、内部アドレス発生回路908か らの内部行アドレス信号に従って、制御回路906の制 御の下に、メモリセルアレイ900のアドレス指定され た行に対応するワード線を選択状態へ駆動するための行 選択回路910と、制御回路906の制御の下に、内部 アドレス発生回路908からの内部列アドレス信号に従 って、メモリセルアレイ900のアドレス指定された列 を選択するための列選択回路912を含む。

【0004】コマンドデコーダ904は、内部クロック

信号CLKの立上がり時におけるチップセレクト信号/CS、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CASおよびライトイネーブル信号/WEの状態を検出し、これらの検出された状態に基づいて指定された動作モードを判定する。これらの制御信号の状態の組合せは「コマンド」と呼ばれる。このコマンドデコーグ904は、したがって、コマンドをデコードして、指定された動作モードを示す動作モード指示信号を生成する。

【0005】行選択回路910は、内部アドレス発生回路908から内部行アドレス信号をデコードして、行選択信号を発生するデコード回路およびこの行選択信号に従って選択行に対応するワード線を選択状態へ駆動するワード線ドライブ回路を含む。列選択回路912は、内部アドレス発生回路908からの内部列アドレス信号をデコードする列デコード回路(プリデコーダを含んでもよい)と、メモリセルアレイ900の各列に対応して設けられ、この列デコード回路からの列選択信号に従って、対応の列を選択して内部データバスへ結合する列選択ゲートを含む。

【0006】同期型半導体記憶装置は、さらに、制御回路906の制御の下に、内部クロック信号CLKに同期して、列選択回路912を介して選択メモリセルとデータの授受を行なう読出/書込回路914と、制御回路906の下に動作し、読出/書込回路914と外部との間でデータの入出力を行なう入出力回路916を含む。

【0007】次に、この図44に示す同期型半導体記憶装置の動作について簡単に、図45に示すタイミングチャート図を参照して説明する。

【0008】まず、クロックサイクル#aにおいてアクティブコマンドACTが与えられる。このアクティブコマンドは、チップセレクト信号/CS、およびロウアドレスストローブ信号/RASをLレベルに設定し、コラムアドレスストローブ信号/CASおよびライトイネーブル信号/WEをHレベルに設定することにより与えられる。アクティブコマンドACTが与えられると、コマンドデコーダ904は、このコマンドをデコードし、アレイ活性化指示信号φactを活性状態へ駆動して、制御回路906へ与える。制御回路906は、このアレイ活性化指示信号φactに従って、行選択回路910を活性化し、また内部アドレス発生回路908に、内部行アドレス信号を発生させる。

【0009】内部アドレス発生回路908は、このクロック信号CLKの立上がりに同期して外部アドレス信号ADDを取込み、コマンドデコーダ904からのアレイ活性化指示信号φαctに従ってこの取込んだ内部アドレス信号をラッチして、次いで制御回路906の制御のもとに内部行アドレス信号を発生する。次いで行選択回路910が、この内部アドレス発生回路908からの内部行アドレス信号に従ってメモリセルアレイ900のア

ドレス指定された行を選択状態へ駆動する。この行選択 回路910の動作時、また制御回路906の制御の下 に、選択行(選択ワード線)WLに接続される1行のメ モリセルのデータが図示しないセンスアンプにより増幅 されてラッチされる。

【0010】次いでクロックサイクル# dにおいて、リードコマンドRDが与えられる。このリードコマンドRDが与えられる。このリードコマンドRDは、チップセレクト信号/CS、およびコラムアドレスストローブ信号/RASをLレベルに設定し、ローブル信号/WEをHレベルに設定することにより与えられる。リードコマンドが与えられるとデータ読出が指示され、コマンドデコーダ904は、制御回路906に対し、読出動作指示信号のアドレス信号ADDをクロック信号CLKに同期して取込み、この取込んだ内部アドレス信号から、コマンドデコーダ904からの読出動作指示信号に応答して内部列アドレス信号を生成し、制御回路906の制御の下に、この生成した内部アドレス信号をラッチしている。

【0011】列選択回路912が、内部アドレス発生回 路908からの列アドレス信号に従って列選択動作を行 ない、メモリセルアレイ900におけるアドレス指定さ れた列を選択する。次いで、制御回路906の制御の下 に、読出/書込回路914および入出力回路916を介 して選択メモリセルのデータのクロック信号CLKに同 期した読出が行なわれる。リードコマンドRDが与えら れてから、外部に有効データが出力されるまでに必要と される期間はCASレイテンシと呼ばれ、図45におい ては、CASレイテンシが2の場合のデータ読出時の波 形を示す。1つのリードコマンドが与えられてから連続 的に読出されるデータの数は、バースト長と呼ばれる。 図45においては、バースト長が2の場合のデータ読出 動作を示す。したがって、リードコマンドRDが与えら れてから2クロックサイクル経過後2つのクロックサイ クル#fおよび#gにおいてデータQOおよびQ1が確 定して、外部の装置にサンプリングされる。

【0012】クロックサイクル#hにおいてライトコマンドWRが与えられ、データ書込が指定される。このライトコマンドWRは、チップセレクト信号/CS、コラムアドレスストローブ信号/CASおよびライトイネーブル信号/WEをすべてLレベルに設定し、ロウアドレスストローブ信号/RASをHレベルに設定することにより与えられる。ライトコマンドWRが与えられると、コマンドデコーダ904が、書込動作指示信号のWを活出で、制御回路906へ与える。このコマンドデコーダ904からの書込動作指示信号のWの活性化に応答して、内部アドレス発生回路908が、内部クロック信号CLKに同期して取込んだアドレスADDから内部列アドレス信号を生成し、制御回路906の制御の下にラ

ッチする。列選択回路912が再び、制御回路906の下にこの内部列アドレス信号に従って列選択動作を行ない、入出力回路916および読出/書込回路914を介して、このライトコマンドWRが与えられたクロックサイクルに同時に与えられたデータD0を取込み選択メモリセルへ書込む。図45においては、このデータ書込時においてもバースト長が2の場合の動作が一例として示され、クロックサイクル#hおよび#iにおいて与えられたデータD0およびD1が、クロック信号に同期して所定のシーケンスで選択メモリセルへ書込まれる。

【0013】バースト長のデータの読出/書込時においては、内部アドレス発生回路908に含まれるバーストアドレスカウンタが動作し、内部で列アドレス信号を所定のシーケンスで発生し、このバーストアドレスカウンタからの列アドレス信号に従って列選択動作が行なわれる。

【0014】同期型半導体記憶装置においては、クロック信号CLKに同期して外部からの信号/CAS、/RAS、/CS、/WEおよびアドレス信号ADDを取込み、またクロック信号CLKに同期してデータの入出力を行なっている。したがって、これらの外部信号は、クロック信号CLKに対するスキューを考慮するだけでよく、外部信号相互間のスキューは考慮する必要がなく、内部信号を高速で生成することができ、内部動作開始タイミングを速くすることができる。また、データの入出力がクロック信号CLKに同期して行なわれるため、等価的にバースト長データは、このクロック信号CLKの周波数で入出力されるため、高速のデータの入出力が実現される。

[0015]

【発明が解決しようとする課題】図46は、従来の同期 型半導体記憶装置における列選択動作のシーケンスを概 略的に示す図である。アドレスバッファは、行アドレス 信号および列アドレス信号に共通して設けられる。ま ず、内部クロック信号CLKの立上がりに応答して、こ のアドレスバッファが内部アドレス信号を発生する。次 いで、リードコマンドまたはライトコマンド(両者を含 めて以下アクセスコマンドと称す)に従って、この発生 された内部アドレス信号を列アドレス信号として取込ん でラッチする。次いで、この取込んだ内部列アドレス信 号を有効な列アドレス信号として出力して、プリデコー ダ/デコーダへ与える。このとき、有効とされた内部列 アドレス信号が、不良列を指定しているか否かの判定を 行なうスペア判定が行なわれる。不良列がアドレス指定 されている場合には、この不良列は、冗長列で置換する 必要がある。このスペア判定が完了した後に、正常列選 択時においては通常の列デコード動作が行なわれ、列選 択線CSLが選択状態へ駆動される。

【0016】したがって、クロック信号CLKがHレベルに立上がって1つのクロックサイクルが始まってか

ら、列選択線CSL上の信号が確定状態となるまでに、 時間Tが必要となる。内部クロック信号CLKは、外部 クロック信号 extCLKに同期したクロック信号であ る。クロック周波数が高くなると、クロックサイクルが 短くなり、メモリセルのデータアクセスのためには、時 間Tをできるだけ短くする必要がある。特に、最近の、 100MHzまたは200MHzの高速のクロック信号 に従って動作するプロセッサに対する主記憶としてこの 同期型半導体記憶装置を用いるためには、内部のメモリ セル選択動作に要する時間をできるだけ短くして、いわ ゆる「コラムアクセス時間(CASアクセス時間)」を できるだけ短くする必要がある。このCASアクセス時 間は、リードコマンドが与えられてから、実際にメモリ セルデータが外部に読出されるまでに必要とされる時間 である。クロック信号CLKが立上がってから、アドレ ス指定された列を選択状態へ駆動するまでに必要とされ る時間Tをできるだけ短くするために、種々の回路上の 改良またはレイアウト上の改良が行なわれている。しか しながら、依然この時間Tを短くする手法に対し改良の 余地がある。

【0017】それゆえ、この発明の目的は、列選択に必要とされる時間を十分に短くすることのできる同期型半 導体記憶装置を提供することである。

【0018】この発明の他の目的は、外部アドレス信号から、高速で、確定状態の内部列アドレス信号を生成することのできる同期型半導体記憶装置を提供することである。

【0019】この発明の他の目的は、できるだけ早いタイミングで列デコード動作を行なうことのできる同期型 半導体記憶装置を提供することである。

[0020]

【課題を解決するための手段】請求項1に係る同期型半 導体記憶装置は、行列状に配列される複数のメモリセル を有するメモリアレイと、クロック信号に同期して、外 部から与えられるアドレス信号を通過させるアドレス入 力ゲートと、このアドレス入力ゲートからの出力される アドレス信号に従って相補内部アドレス信号を生成する アドレス生成回路と、アドレス生成回路からの相補内部 アドレス信号に従ってメモリセルアレイの列を指定する 列選択信号を生成する列選択信号生成回路を備える。

【0021】請求項2に係る同期型半導体記憶装置は、 請求項1のアドレス生成回路が、アドレス入力ゲートの 出力するアドレス信号をラッチしかつ相補アドレス信号 を生成する第1のラッチ回路と、この第1のラッチ回路 のラッチする相補アドレス信号をクロック信号に応答し てアドレス入力ゲートと相補的に導通して通過させて相 補内部アドレス信号を生成するゲート回路を備える。

【0022】請求項3に係る同期型半導体記憶装置は、 請求項1の装置が、さらに、外部からのコマンドを受 け、該受けたコマンドが列選択を指示するアクセスコマ ンドのとき、列アドレス活性化信号を生成する制御回路 をさらに備える。

【0023】請求項3に係る同期型半導体記憶装置は、 さらに、列選択信号生成回路が、アドレス生成回路から の相補内部アドレス信号と列アドレス活性化信号とに従って相補内部列アドレス信号を生成する列アドレス信号 発生回路を含む。

【0024】請求項4に係る同期型半導体記憶装置は、 請求項2のアドレス生成回路が、さらに、ゲート回路の 出力する相補内部列アドレス信号をラッチする第2のラ ッチ回路を備える。

【0025】請求項5に係る同期型半導体記憶装置は、請求項1の列選択信号生成回路が、アドレス生成回路からの相補内部アドレス信号から列アクセス指示信号の活性化に応答して相補内部列アドレス信号を生成する列アドレス信号発生回路を含む。この列アドレス信号発生回路は、列アクセス指示信号の非活性化に応答して相補内部列アドレス信号をともに同じ電圧レベルの初期状態にリセットする手段を含む。

【0026】請求項6に係る同期型半導体記憶装置は、請求項5のアドレス信号発生回路が、列アクセス指示信号に応答して、クロック信号の所定数のクロックサイクル期間にわたってクロック信号に同期して所定のシーケンスで相補内部列アドレス信号をワンショットパルスの形態で生成する手段を含む。

【0027】請求項7に係る同期型半導体記憶装置は、 請求項1の列選択信号生成回路が、アドレス生成回路か らの相補内部アドレス信号を受け、列アドレス活性化信 号の活性化に応答して、相補内部アドレス信号をデコー ドして、プリデコード列アドレス信号を生成するプリデ コード回路を含む。

【0028】請求項8に係る同期型半導体記憶装置は、請求項3の列選択信号生成回路が、列アドレス信号発生回路からの相補内部列アドレス信号をプリデコードして複数ビットのプリデコード信号を生成する第1のプリデコーダを含む。これら複数のビットは、グループ特定ビットと、グループ内の列指定ビットとを含む。

【0029】この請求項8に係る列選択信号生成回路は、第1のプリデコーダの出力する複数ビットのプリデコード信号を受け、列指定ビットをグループ特定ビットに従ってデコードする第2のプリデコーダを含む。第2のプリデコーダは、グループ特定ビットを受ける第1のインバータと、この第1のインバータの出力ノードと電源供給ノードとの間に各々が並列に接続されかつそれぞれ列指定ビット各々に対応して設けられ、対応の列指定ビットに従って電源供給ノードおよび第1のインバータの出力ノードの電圧の一方を出力する複数の第2のインバータを含む。

【0030】請求項9に係る同期型半導体記憶装置は、 請求項8の列選択信号生成回路が、さらに、グループ指 定ピットをワンショットパルス化して出力する手段を含む。

【0031】請求項10に係る同期型半導体記憶装置は、請求項1のメモリアレイが、不良列を救済するための冗長列を含み、列選択信号生成回路は、アドレス生成回路からの相補アドレス信号をプリデコードしてワンショットパルスの形態でプリデコード信号を出力するプリデコーダと、不良列のアドレスを記憶するためのプログラム回路を含み、プリデコーダからのプリデコード信号を受けてこのプログラム回路に記憶した不良列アドレスの一致/不一致を判定するスペア判定回路と、このスペア判定回路の判定結果を示すスペア指示信号に従って、プリデコード信号の指定する列またはプログラム回路の記憶アドレスの指定する冗長列の一方を選択するための列選択信号を生成する列選択回路を備える。

【0032】請求項11に係る同期型半導体記憶装置は、請求項10のスペア判定回路が、その判定結果を示すスペア指示信号を不良列指定を示す活性状態へ駆動するための素子と、非活性状態へ駆動するための素子とを含む。活性状態へ駆動するための素子の電流駆動力は、非活性状態へ駆動するための素子のそれよりも大きくされる。

【0033】請求項12に係る同期型半導体記憶装置は、外部からのコマンドをクロック信号と独立に受けてデコードし、このコマンドが列選択(列アクセス)を指定するアクセスコマンドのとき、列アクセスモード指示信号を活性化するアクセスコマンドデコード回路と、クロック信号に同期して、アクセスコマンドデコード回路からの列アクセスモード指示信号を取込みかつラッチして列アドレス活性化信号を生成する第1の回路からの列アドレス信号から内部列アドレス信号を生成する第1のアドレス信号から内部列アドレス信号を生成する第1のアドレス発生回路を備える。

【0034】請求項13に係る同期型半導体記憶装置は、請求項12の同期型半導体記憶装置が、列アクセスモード指示信号に応答して、クロック信号の所定数のサイクル期間にわたって活性化される列選択活性化信号を発生する列制御回路と、列選択活性化信号の活性化との答してカウンタアドレス活性化信号をクロック信号に同期して発生する第2の回路と、外部からのアドレス信号を出発カウント値としてクロック信号に同期して所定のシーケンスでカウント動作を行なうカウンタと、カウンタアドレス活性化信号に応答してカウンタの出力カウント値を取込んで内部列アドレス信号を生成する第2のアドレス発生回路を含む。第1および第2のアドレス発生回路は、その出力段を共有する。

【0035】請求項14に係る同期型半導体記憶装置は、請求項13の第1および第2の回路が、列アドレス

活性化信号およびカウンタアドレス活性化信号をワンショットパルスの形で出力する手段を含む。

【0036】請求項15に係る同期型半導体記憶装置は、請求項12の第1のアドレス発生回路が、外部からのアドレス信号をクロック信号に同期して取込み、外部からのアドレス信号を対応するアドレス信号を生成し、該生成したアドレス信号を列アドレス活性化信号に応答して内部列アドレス信号として出力する手段を含む。

【0037】請求項16に係る同期型半導体記憶装置は、請求項13の第1および第2のアドレス発生回路の出力段が、与えられたアドレス信号をラッチするラッチ回路を備える。

【0038】請求項17に係る同期型半導体記憶装置は、請求項13の第1のアドレス発生回路が、列アドレス活性化信号と外部からのアドレス信号を受ける第1の論理ゲートを備え、第2のアドレス発生回路が、カウンタアドレス活性化信号とカウンタからのカウント値を受ける第2の論理ゲートを備え、第1および第2の論理ゲートの出力信号を受けて内部列アドレス信号を出力する第3の論理ゲートを備える。

【0039】請求項18に係る同期型半導体記憶装置は、請求項13の装置が、さらに、列アドレス活性化信号の活性化に応答して、カウンタアドレス活性化信号を非活性化する手段を備える。

【0040】請求項19に係る同期型半導体記憶装置は、外部からのアドレス信号を初期値として取込み、列アクセスモード指示信号の活性化に応答して、所定数のクロック信号のサイクル期間にわたってこのクロック信号に同期して所定のシーケンスでカウント動作するカウンタと、外部からのコマンドをクロック信号と独立に受けてデコードし、このコマンドがカウンタのカウント値の有効を指定するときカウンタアドレス有効化信号を受けクロック信号に同期して取込みかつラッチしてカウンタアドレス活性化信号を発生する第2の回路と、カウンタアドレス活性化信号の活性化時、カウンタのカウント値に従って内部列アドレス信号を生成する手段をさらに含む。

【0041】請求項20に係る同期型半導体記憶装置は、外部からのコマンドを受けてデコードし、このコマンドが列選択を示すアクセスコマンドのときクロック信号に同期して列アクセス指示信号を生成するアクセスコマンドデコード回路と、この受けたコマンドがデータ読出動作を示すときクロック信号に同期してリードトリガ信号を生成するリードコマンドデコード回路と、この受けたコマンドがデータ書込を示すとき、クロック信号に同期してライトトリガ信号を生成するライトコマンドデコード回路と、列アクセス指示信号に応答して列アドレス活性化信号を生成する回路と、列アクセス指示信号の

活性化に応答して、外部からのアドレス信号を取込み該 取込んだ外部アドレス信号を初期値として所定のシーケ ンスでクロック信号に同期してカウント動作を行なうカ ウンタと、列アクセス指示信号の活性化時、クロック信 号のアクセスコマンドが与えられたサイクルに続く後続 のサイクルにおいてクロック信号に応答してカウンタの アドレスを有効とするカウンタアドレス活性化信号を生 成する回路と、列アドレス活性化信号の活性化に応答し てクロック信号に同期して外部アドレス信号から内部列 アドレス信号を生成するとともに、カウンタアドレス活 性化信号の活性化時、カウンタのカウント値から内部列 アドレス信号を生成する列アドレス発生回路と、活性化 時、列アドレス発生回路からの内部列アドレス信号に従 ってメモリセルの列を選択するための列選択信号を生成 する列選択信号発生回路と、リードトリガ信号およびラ イトトリガ信号の一方の活性化または列アドレス活性化 信号およびカウンタアドレス活性化信号の一方の活性化 に従って列選択信号発生回路を活性化する制御回路を備 える。この制御回路は、トリガ信号の組およびアドレス 活性化信号の組を択一的に有効化する手段を含む。

【0042】請求項21に係る同期型半導体記憶装置は、請求項20の制御回路が、クロック信号の各サイクルにおいてその出力信号をリセットする手段を含む。 【0043】請求項22に係る同期型半導体記憶装置

は、請求項20の有効化手段が、マスク配線で構成される。

【0044】クロック信号に同期して相補アドレス信号を生成することにより、列アドレス入力部の回路構成が簡略化され、高速でアドレス信号を伝達して内部アドレス信号を生成することができる。

【0045】また、クロック信号に従って、相補内部アドレス信号を生成することにより、コマンドのデコード結果に従って相補列アドレス信号を生成する論理ゲートが不要となり、高速で相補内部列アドレス信号を生成することができる。

【0046】また、各クロックサイクルにおいて列アドレス信号をリセットすることにより、各クロックサイクルにおいて列アドレス信号を前のサイクルのアドレス信号の影響を受けることなく変化させることができ、早いタイミングで列アドレス信号を確定状態に設定することができ、高速アクセスが実現される。

【0047】また、クロック信号と独立にコマンドをデコードすることにより、クロック信号の立上がりを早いタイミングでコマンドのデコードを開始することができ、早いタイミングで動作モード指示信号を確定状態へ駆動することができ、応じて内部列アドレス信号の確定タイミングを早くすることができる。

【0048】また、内部列アドレス信号を、列アドレス 活性化信号に従ってプリデコードすることにより、内部 列アドレス信号を生成してからプリデコードする構成に 比べて、内部列アドレス信号の生成およびプリデコードを1段の論理ゲートで行なうことができ、高速でプリデコード信号を生成することができる。

【0049】また、スペア判定時においても、その与えられるアドレス信号が早いタイミングで確定状態となり、高速でスペア判定を行なうことができ、列デコード動作開始タイミングを早くすることができる。

【0050】また、この判定回路の判定動作を高速化するように構成しており、高速で判定動作を行なえる。

【0051】また、プリデコーダを、グループ特定ビットを受けるインバータの出力を、列特定アドレスビットをデコードする回路の一方動作電源電圧として利用することにより、このグループ特定ビットのインバータの出力負荷が軽減され、高速でプリデコード動作を行なうことができる。

【0052】また、コラムデコーダを活性化するための信号を、リードトリガ信号およびライトトリガ信号の組またはコラムアドレス活性化信号およびカウンタアドレス活性化信号の組の一方を用いて活性化するように構成しているため、用いられるクロック信号の周波数に従って最適タイミングで列デコード動作を行なうことができ、高速で列選択信号を確定状態へ駆動することができる。

[0053]

【発明の実施の形態】 [全体の構成] 図1は、この発明 に従う同期型半導体記憶装置の列選択に関連する部分の 構成を概略的に示す図である。図1において、この発明 に従う同期型半導体記憶装置は、行列状に配列される複 数のメモリセルを有するメモリアレイ1を含む。このメ モリアレイ1は、行列状に配列されるノーマルメモリセ ルNMCを有するノーマルメモリアレイ1nと、ノーマ ルメモリアレイ1 nにおける不良列を救済するためのス ペアメモリセルSMCが行列状に配列されるスペアメモ リアレイ1 sを含む。ノーマルメモリアレイ1 nおよび スペアメモリアレイ1sは、それぞれ別々に設けられる ように示すが、このスペアメモリアレイ1gにおけるス ペアメモリセルSMCは、ノーマルメモリアレイ1n内 において分散して配置されてもよい。すなわち、ノーマ ルメモリアレイ1 nが複数の列ブロックに分割され、各 列ブロックにおいてスペアメモリセルの列が配置される 構成が用いられてもよい。

【0054】同期型半導体記憶装置は、さらに、外部からのクロック信号extCLKを受けてこの外部クロック信号に同期した内部クロック信号CLKを発生する内部クロック発生回路2と、内部クロック信号CLKと独立に、外部からの制御信号/CS、/RAS、/CASおよび/WEを受けてデコードし、コマンドにより指定された動作モードを指示する動作モード指示信号φορを生成するコマンドデコーダ3と、コマンドデコーダ3からの動作モード指示信号に従って内部クロック発生回

路2からの内部クロック信号CLKに同期して各種の動作モード活性化信号を発生する制御回路4を含む。コマンドデコーダ3が、内部クロック信号CLKと独立に、外部からのコマンド(外部からの制御信号/CS、/RAS、/CASおよび/WE)を内部クロック信号CLKと独立に受けてデコードすることにより、内部クロック信号CLKの立上がりよりも早いタイミングでコマンドのデコード動作を行なうことができ、内部動作モード指示信号φορを早いタイミングで確定状態へ駆動することができ、内部動作開始タイミングを早くすることができる。

【0055】内部クロッ発生回路2は、バッファ、PLL(位相同期ループ)およびDLL(ディレイド・ロック・ループ)のいずれで構成されてもよい。

【0056】制御回路4は、コマンドデコーダ3からの動作モード指示信号に従って各種制御信号を生成するが、図1においては、制御回路4からは、コラムアドレス活性化信号CADE、カウンタアドレス活性化信号(シリアルアドレス活性化信号)SADEおよびコラムデコーダ活性化信号CDEを代表的に示す。

【0057】この同期型半導体記憶装置は、さらに、内 部クロック信号CLKに従って外部アドレス信号ADD から相補内部アドレス信号を生成し、かつコラムアドレ ス活性化信号CADEおよびカウンタアドレス活性化信 号SADEに従って相補内部列アドレス信号CAおよび /CAを発生する内部列アドレス信号発生回路5と、こ の内部列アドレス信号発生回路5からの内部列アドレス 信号CAおよび/CAをプリデコードするコラムプリデ コーダ6と、コラムプリデコーダ6からのプリデコード 信号Y、/Yを受けて、不良列が指定されたか否かを判 定するスペア判定回路7と、このスペア判定回路7から のノーマルコラムデコーダディスエーブル信号/NCD と制御回路4からのコラムデコーダ活性化信号CDEに 従って選択的に活性化され、コラムプリデコーダ6から のプリデコード信号をデコードして、ノーマルメモリア レイ1 nのメモリセル列を選択するコラムデコーダ8 と、スペア判定回路7からのノーマルコラムデコーダデ ィスエーブル信号/NCDおよびコラムデコーダ活性化 信号CDEに従って選択的に活性化され、スペアメモリ アレイ1sにおける不良列と置換すべき冗長列を選択す るスペアコラムデコーダ9を含む。

【0058】スペア判定回路7は、内部に不良列の列アドレスを記憶するプログラム回路を含み、コラムプリデコーダ6からのプリデコード信号と記憶した不良列アドレスとを比較し、その比較結果に従ってスペアコラムデコーダ9およびコラムデコーダ8の一方を活性化する。コラムデコーダ8は、活性化時、与えられたプリデコード信号に従ってノーマルメモリアレイの列選択線CSLを選択し、スペアコラムデコーダ9は、スペアメモリアレイ1sにおけるスペアコラム選択線SCSLを選択す

る。このスペアコラムデコーダ9またはコラムデコーダ8より選択されたメモリセル列上の選択メモリセルのデータは、図示しない列選択ゲートおよびIOバスを介して書込/読出回路に結合されてデータの書込/読出が行なわれる。

【0059】この内部列アドレス信号発生回路5において、外部アドレス信号から、相補列アドレス信号CAおよび/CAを内部クロック信号CLKにより生成することにより、早いタイミングで内部列アドレス信号を確定することができる(この構成については後に詳細に説明する)。

【0060】コラムプリデコーダ6は、また、コラムアドレス活性化信号の活性化時、内部列アドレス信号発生回路5からの内部アドレス信号Ain,/Ainをプリデコードするように構成されてもよい(これについては後に説明する)。

【0061】本発明は、この図1示す構成において、内部列アドレス信号発生回路5からコラムデコーダ8およびスペアコラムデコーダ9までの信号の伝搬時間を最小とすることにより、列選択動作を高速化する。

【0062】内部列アドレス信号発生回路5において は、外部から与えられるアドレス信号を先頭アドレスと してクロックサイクルごとにカウント動作を行なって内 部列アドレス信号を発生するバーストアドレスカウンタ が設けられている。このバーストアドレスカウンタから のアドレス信号に対する活性化信号SADEと外部から 与えられるアドレス信号を活性化するコラムアドレス活 性化信号CADEをそれぞれ別々に発生することによ り、内部列アドレス信号を、外部からのアドレス信号に 従って早いタイミングで活性状態へ駆動することができ る。また各クロックサイクルにおいて、バーストアドレ スに従って内部列アドレス信号を、先頭内部列アドレス 信号と同じタイミングで活性状態へ駆動することがで き、各クロックサイクルにおいて、先頭アドレス (外部 アドレスに従う内部列アドレス)とバーストアドレスと の確定タイミングのずれを考慮する必要がなく、各クロ ックサイクルにおいて列選択動作を高速化することがで きる。

【0063】また、コラムプリデコーダ6が、内部列アドレス信号発生回路5からの内部アドレス信号を直接受けてプリデコードすることにより、プリデコード信号をより早いタイミングで確定状態へ駆動することができる。

【0064】また、スペア判定回路7においても、その判定動作を高速化するように構成し、各クロックサイクルにおける列選択動作を高速化する。以下、各回路部分の構成について詳細に説明する。

【0065】[実施の形態1]

アドレス活性化信号の発生:図2は、図1に示すコマンドデコーダ3および制御回路4の構成を示す図である。

図2において、コマンドデコーダ3は、外部からのコマ ンド、すなわちチップセレクト信号/CS、ロウアドレ スストローブ信号/RAS、およびコラムアドレススト ローブ信号/CASを受けるアクセスコマンドデコード 回路3aを含む。チップセレクト信号/CSおよびコラ ムアドレスストローブ信号/CASがLレベルであり、 かつロウアドレスストローブ信号/RASがHレベルの ときには、ライトイネーブル信号/WEの状態に従って データ読出またはデータ書込が指定される。このデータ 書込およびデータ読出時においては列選択動作が行なわ れる。したがって、この信号/CS、/RASおよび/ CASにより、メモリセルへのデータアクセスまたは列 選択が行なわれるか否かを判定できる。このリードコマ ンドおよびライトコマンド両者を含めてアクセスコマン ドと称す。アクセスコマンドデコード回路3 aは、与え られたコマンドがアクセスコマンドのとき、列選択動作 指示信号φrwを活性状態のHレベルへ駆動する。

【0066】制御回路4は、コマンドデコーダ3からの列選択動作指示信号φrwを内部クロック信号CLKの立上がりに同期して取込み、所定期間(バースト長期間)Lレベルの活性状態に保持される列選択動作活性化信号/COLACTを出力する列選択活性化回路11を含む。この列選択動作活性化信号/COLACTに従って、列選択に関連する回路部分が活性化される。

【0067】この制御回路4は、さらに、内部クロック信号CLKの立上がりに同期して非導通となり列選択動作活性化信号を取込むCMOSトランスミッションゲート12と、CMOSトランスミッションゲート12と、CMOSトランスミッションゲート12から与えられた信号を反転しかつラッチするインバータラッチ13と、内部クロック信号CLKの立上がりに同期して動作可能状態とされ、インバータラッチ13に保持された信号を反転してコラムアドレス活性化信号CADEを出力するトライステートインバータバッファ14の出力するコラムアドレス活性化信号CADEを保持するインバータラッチ15を含む。

【0068】インバータラッチ13は、入力と出力が交差結合されたインバータで構成され、インバータラッチ15は、トライステートインバータバッファ14の出力ノードに対しループ状に接続されるインバータを含む。インバータラッチ13は、CMOSトランスミッションゲート12からの信号を伝達しかつ比較的大きなラッチ能力でラッチする。インバータラッチ15は、いわゆる「ハーフラッチ」の構成であり、そのラッチ能力は弱くされており、リセットトランジスタ16によるコラムアドレス活性化信号CADEのリセットを容易にする。

【0069】制御回路4は、さらに、アクセスコマンドデコード回路3aからの列選択動作指示信号φrwと列選択活性化回路11からの列選択動作活性化信号/COLACTを受けるNAND回路17と、内部クロック信

号CLKがLレベルのときに導通してNAND回路17の出力信号を通過させるCMOSトランスミッションゲート18と、CMOSトランスミッションゲート18の出力信号をラッチしかつ反転するインバータラッチ19と、内部クロック信号CLKがHレベルのときに動作可能状態に設定され、インバータラッチ19からの信号を反転してカウンタアドレス活性化信号SADEを出力するトライステートインバータバッファ20と、このトライステートインバータバッファ20からのカウンタアドレス活性化信号SADEをラッチするインバータラッチ21と、リセット信号RSTに応答してカウンタアドレス活性化信号SADEをLレベルにリセットするリセット用トランジスタ22を含む。

【0070】 インバータラッチ19および21は、それ ぞれインバータラッチ13および15と同様の構成を備 える。NAND回路17は、アクセスコマンドが与えら れて列選択動作指示信号φrwが活性状態へ駆動される クロックサイクルにおいては、Lレベルの信号を出力す る。したがって、アクセスコマンドが与えられたサイク ルにおいては、カウンタアドレス活性化信号SADEは 非活性状態を維持する。次のクロックサイクルから、列 選択動作活性化信号/COLACTがLレベルの活性状 態にある間、カウンタアドレス活性化信号SADEは、 各クロックサイクルにおいてHレベルに駆動され、次い でレレベルにリセットされる。このとき、コラムアドレ ス活性化信号CADEは、Lレベルに保持される。2つ のアドレス活性化信号CADEおよびSADEを生成す る。リセット信号RSTは、バースト長期間各クロック サイクルにおいて活性化される。

【0071】図3は、図1に示す内部列アドレス信号発 生回路5の要部の構成を概略的に示す図である。図3に おいて、この内部列アドレス信号発生回路5は、内部ア ドレス信号Ainを列選択動作活性化信号/COLAC Tの活性化に応答して取込み内部クロック信号CLKの 立下がりに同期してカウント動作を行なうカウンタ25 と、コラムアドレス活性化信号CADEおよびカウンタ アドレス活性化信号SADEに従って内部アドレス信号 Ainおよびカウンタ25の出力カウントの一方を選択 して内部列アドレス信号CAを出力する選択回路26を 含む。この選択回路26は、コラムアドレス活性化信号 CADEが活性状態のときには、内部アドレス信号Ai nを選択し、一方、カウンタアドレス活性化信号SAD Eが活性状態のときには、カウンタ25の出力カウント を選択する。内部アドレス信号の発生タイミングについ ては後に詳細に説明する。

【0072】次に、この図2および図3に示す回路の動作を、図4に示すタイミングチャート図を参照して説明する。

【0073】クロックサイクル# aにおいてアクセスコマンドが与えられる。このアクセスコマンドにおいて

は、内部クロック信号CLKの立上がりエッジにおいて、チップセレクト信号/CSおよびコラムアドレスストローブ信号/CASをLレベルに設定し、ロウアドレスストローブ信号/RASをHレベルに設定する。コマンドは、内部クロック信号(外部クロック信号)に対し、セットアップ時間を有している。したがって、内部クロック信号CLKの立上がりエッジよりも早いタイミングで、チップセレクト信号/CSおよびコラムアドレスストローブ信号/CASがLレベルに設定される。

【0074】この条件下では、図2に示すアクセスコマ ンドデコード回路3aからは、内部クロック信号CLK と独立に、アクセスコマンドが与えられた時点で、列選 択動作指示信号φrwが活性状態へ駆動される。CMO Sトランスミッションゲート12は、内部クロック信号 CLKがレレベルのときに導通状態にあり、列選択動作 指示信号 φ r w を 通過 させて インバー タラッチ 13 へ 与 える。したがって、内部クロック信号CLKがHレベル に立上がり、CMOSトランスミッションゲート12が 非導通状態となった時点において、既にインバータラッ チ13においては、活性状態の列選択動作指示信号 ø r wがラッチされている。また内部クロック信号CLKが Hレベルに立上がると、トライステートインバータバッ ファ14が動作して、インバータラッチ13によりラッ チされた信号を反転して出力する。したがって、内部ク ロック信号CLKが立上がると、早いタイミングでコラ ムアドレス活性化信号CADEがHレベルへ駆動され る。

【0075】一方、クロックサイクル井aの前のサイクルにおいて、CMOSトランスミッションゲート18が薄通状態のとき(内部クロック信号CLKがLレベルのとき)、列選択動作指示信号φrwがHレベルであり、NOR回路17の出力信号がLレベルである。したがって、内部クロック信号CLKがHレベルに立上がり、CMOSトランスミッションゲート18が非導通状態となった場合には、インバータラッチ19が、Hレベルの信号をラッチしてトライステートインバータバッファ20へ与えている。したがって、内部クロック信号CLKが立上がっても、カウンタアドレス活性化信号SADEはLレベルを維持する。

【0076】したがって、クロックサイクル#aにおいては、選択回路26が、内部アドレス信号Ainを選択して内部列アドレス信号CAを生成する。

【0077】列選択活性化回路11は、内部クロック信号CLKの立上がりに同期して、この列選択動作指示信号のrwを取込み、所定期間、列選択動作活性化信号/COLACTをLレベルに保持する。したがって、クロックサイクル#aから、所定期間(バースト長期間)列選択動作活性化信号/COLACTがLレベルに保持される(図4においては、バースト長が4の場合の動作を示す)。所定時間が経過すると、リセット信号RSTに

よりコラムアドレス活性化信号CADEはLレベルにリセットされる。

【0078】クロックサイクル#bにおいて、チップセレクト信号/CSをHレベルに保持することにより、与えられるコマンドはNOP (ノーオペレーション)コマンドとして処理される。この状態においては、CMOSトランスミッションゲート12が導通したときに、列選択動作指示信号のrwがLレベルであり、コラムアドレス活性化信号CADEが、Lレベルを維持する。

【0079】一方、NOR回路18は、信号ørwおよび/COLACTがともにレベルであり、Hレベルの信号を出力する。したがって、クロックサイクル#bにおいて、内部クロック信号CLKがHレベルに立上がったときには、既にCMOSトランスミッションゲート18を介してトライステートインバータバッファ20にまで、Lレベルの信号が伝達されている。内部クロック信号CLKがHレベルに立上がると、トライステートインバータバッファ20が動作して、このインバータラッチ19のラッチする信号に従って、カウンタアドレス活性化信号SADEをHレベルへ駆動する。したがって、クロックサイクル#bにおいては、選択回路26は、カウンタ25からのカウント値を選択して内部列アドレス信号CAを生成する。

【0080】カウンタ25は、列選択動作活性化信号/COLACTの立上がりに同期して、または列選択動作指示信号φrwの活性化に応答して内部アドレス信号Ainを初期値として取込み、内部クロック信号CLKの立下がりに同期して、列選択動作活性化信号/COLACTが活性状態の間カウント動作を実行する。したがって、バースト長期間、カウンタ25からのカウント値が、所定のシーケンスで変化する。後続のクロックサイクル井cおよび井dにおいて、カウンタアドレス活性化信号SADEの活性化に従って、選択回路26がカウンタ25のカウント値を選択して列アドレス信号CAを生成する。

【0081】バースト長期間が経過すると、列選択活性 化回路11からの列選択動作活性化信号/COLACT がHレベルに立上がる。したがって、NOR回路17の 出力信号がLレベルとなり、以降、内部クロック信号C LKが立上がっても、カウンタアドレス活性化信号SA DEはLレベルを維持する。

【0082】図2に示すように、内部クロック信号CLKと独立に、コマンドを受けてデコードして内部動作指示信号を生成し、その後内部クロック信号の立上がりに同期してラッチして内部動作指示信号または内部動作活性化信号を生成することにより、内部クロック信号CLKの立上がりに同期してデコード動作を開始する構成に比べて早いタイミングでコラムアドレス活性化信号CADEおよびカウンタアドレス活性化信号SADEを活性状態へ駆動することができ、応じて、内部アドレス信号

CAを早いタイミングで確定状態へ駆動することができる。

【0083】また、内部アドレス信号Ainを選択するためのコラムアドレス活性化信号CADEおよびカウンタ25からのアドレス信号を選択するためのカウンタアドレス活性化信号SADEを別々に生成することにより、内部アドレス信号Ainをカウンタへセットし、このカウンタを通して列アドレス信号CAを生成する構成に比べて、列アドレス信号の確定タイミングを早くすることができる。

【0084】図5は、図2に示す列選択活性化回路11 の構成の一例を概略的に示す図である。図5において、 列選択活性化回路 1 1 は、アクセスコマンドデコード回 路3aからの列選択動作指示信号φrwを、内部クロッ ク信号CLKがLレベルのときに通過させるCMOSト ランスミッションゲート11aと、CMOSトランスミ ッションゲート11aの出力信号の立上がりに応答して セットされるセット/リセットフリップフロップ11b と、CMOSトランスミッションゲート11aの出力信 号の立上がりに応答して起動され、内部クロック信号C LKの立下がりをカウントし、カウント値が所定値に到 達するとカウントアップ信号を出力してセット/リセッ トフリップフロップ11bをリセットするバースト長カ ウンタ11cを含む。セット/リセットフリップフロッ プ11bの出力/Qから、列選択動作活性化信号/CO LACTが出力される。バースト長カウンタ11cは、 内部クロック信号CLKの立上がりに応答して与えられ た信号を取込み、内部クロック信号CLKの立下がりに 応答して取込んだ信号を出力するシフトレジスタで構成 される。このシフトレジスタを、バースト長と同じ段数 分接続することにより、バースト長カウンタ11cが構 成される。

【0085】図3に示すカウンタ25は、プリセット可 能なカウンタで構成される。図6は、図3に示す選択回 路26の構成の一例を示す図である。図6において、選 択回路26は、コラムアドレス活性化信号CADEの活 性化時導通し、内部アドレス信号Ainを通過させるC MOSトランスミッションゲート26aと、カウンタア ドレス活性化信号SADEの活性化時導通し、カウンタ 25からのカウント値SADDを通過させるCMOSト ランスミッションゲート26bと、CMOSトランスミ ッションゲート26aおよび26bから選択された信号 をラッチするラッチ回路26cを含む。この図6に示す 構成において、CMOSトランスミッションゲート26 aおよび26bを、共通にノードNDに接続し、このノ ードNDから内部列アドレス信号CAを生成することに より、簡易な回路構成で、内部アドレス信号Ainおよ びカウンタ25からのカウント値SADDを選択して、 内部列アドレス信号CAを生成することができる。内部 列アドレス信号CAは、リセット信号RSTに応答して 導通するリセット用のチャネルMOSトランジスタより、Lレベルにリセットされる。内部列アドレス信号CAをワンショットパルス化することにより、後に説明するように列選択動作を高速化する。

【0086】図7は、図3に示す選択回路26の他の構成を示す図である。図7において、選択回路26は、コラムアドレス活性化信号CADEと内部アドレス信号Ainを受けるNAND回路26dと、カウンタアドレス活性化信号SADEとカウンタ25の出力カウントSADDを受けるNAND回路26eと、NAND回路26dおよび26eの出力信号を受けて内部列アドレス信号CAを生成するNAND回路26fを含む。内部アドレス信号Ainおよびカウンタ25の出力カウントSADDは、ともに複数ビットで構成され、これらのNAND回路26d、26eおよび26fは、各ビットそれぞれに対応して設けられる。

【0087】コラムアドレス活性化信号CADEの活性化時、カウンタアドレス活性化信号SADEはLレベルの非活性状態である。したがって、NAND回路26dがインバータとして動作し、一方、NAND回路26eは、カウンタ25の出力カウント値にかかわらず、Hレベルの信号を出力する。応じて、NAND回路26fがインバータとして動作し、NAND回路26dの出力信号を反転する。したがって、コラムアドレス活性化信号CADEの活性化時、内部アドレス信号Ainに従って内部列アドレス信号CAが生成される。

【0088】逆に、コラムアドレス活性化信号CADEがLレベルであり、カウンタアドレス活性化信号SADEがHレベルの活性状態のときには、NAND回路26dの出力信号がHレベルに固定され、NAND回路26eおよび26fがインバータとして動作し、カウンタ25からのカウントSADDに従って内部列アドレス信号CAが生成される。

【0089】この図7に示す構成の場合、活性化信号CADEおよびSADEがLレベルのときには、NAND回路26fの出力信号、すなわち内部列アドレス信号CAがLレベルとなり、各クロックサイクルにおいて内部列アドレス信号をスタンバイ状態にリセットすることができ、余分のリセット回路を設ける必要がない。

【0090】図8(A)は、図2に示すリセット信号RSTを発生する部分の構成の一例を示す図である。図8(A)においてリセット信号発生部は、列選択動作活性化信号/COLACTと内部クロック信号CLKを受けるNOR回路27aの出力信号の立上がりに応答してワンショットのパルス信号を発生するワンショットパルス発生回路27bを含む。このワンショットパルス発生回路27bからのワンショットパルス信号がリセット信号RSTとして用いられる。次に、この図8(A)に示すリセット信号発生部の動作を図8(B)に示すタイミングチャート図を参照して説明す

る。

【0091】列選択動作活性化信号/COLACTがH レベルのときには、NOR回路27aの出力信号はLレ ベルに固定されており、ワンショットパルス発生回路2 7 bからのリセット信号RSTは、Lレベルに保持され る。列選択動作活性化信号/COLACTがLレベルの 活性状態へ駆動されると、内部クロック信号CLKの立 下がりに応答して、NOR回路27aの出力信号がHレ ベルに立上がる。ワンショットパルス発生回路276 が、このNOR回路27aからの出力信号の立上がりに 応答してワンショットのパルス信号を発生して、リセッ ト信号RSTを活性化する。これにより、図2に示すり セット用トランジスタ16および22および図6に破線 で示すリセット用トランジスタが導通し、アドレス活性 化信号CADEおよびSADEならびに図6に示す列ア ドレス信号CAが、初期状態のLレベルにリセットされ る。列選択動作活性化信号/COLACTがLレベルの 活性状態にある間、内部クロック信号CLKの立下がり に応答して、リセット信号RSTが活性化される。これ により、各クロックサイクルにおいて、アドレス活性化 信号CADEおよびSADEおよび列アドレスCAをL レベルにリセットすることができ、内部アドレス信号A inまたはカウンタ25からのカウントSADDの変化 時における不安定な内部アドレス信号に従って内部列ア ドレス信号が生成されるのを防止することができ、安定 に内部列アドレス信号を生成することができる。

【0092】[変更例]図9は、この発明の実施の形態 1の変更例の構成を示す図である。図9に示す構成にお いては、外部からのアドレス信号に従って内部列アドレ ス信号を生成するコマンドと、カウンタからのカウント 値を列アドレス信号として利用するコマンドを別々に設 ける。したがって、コマンドデコーダ3においては、デ ータの書込/読出を行なうアクセス動作を指示する信号 を生成するアクセスコマンドデコード回路3aと、カウ ンタのカウント (カウンタアドレス) を列アドレスとし て利用することを指示する信号 os aを出力するカウン タアドレスアクセスコマンドデコード回路3bが設けら れる。通常のアクセスコマンドをデコードするアクセス コマンドデコード回路3aおよびこのアクセスコマンド デコード回路3aからの列選択動作指示信号φrwに従 ってコラムアドレス活性化信号CADEを生成する回路 部分は、図2に示す回路部分と同じであり、対応する部 分には同一参照番号を付し、その詳細説明は省略する。 【0093】カウンタアドレスアクセスコマンドデコー ド回路3bは、チップセレクト信号/CS、コラムアド レスストローブ信号/CASおよびライトイネーブル信 号/WEを受ける複合ゲート3baと、3baの出力信 号とロウアドレスストローブ信号/RASを受けるAN D回路3bbを含む。複合ゲート3baは、コラムアド レスストローブ信号/CASとライトイネーブル信号/

WEを受けるAND回路と、このAND回路の出力信号とチップセレクト信号/CSの出力信号を受けるゲート回路を含む構成と等価である。このゲート回路は、チップセレクト信号/CSがLレベルでありかつAND回路の出力信号がHレベルのときに、その出力信号をHレベルとする。したがって、この複合ゲート3baは、チップセレクト信号/CSがLレベルであり、コラムアドレスストローブ信号/CASおよびライトイネーブル信号/WEがともにHレベルのときに、Hレベルの信号を出力する。

【0094】AND回路3bbは、複合ゲート3baの出力信号およびロウアドレスストローブ信号/RASがともにHレベルのときにカウントアドレス有効化指示信号 からるを活性状態へ駆動する。したがって、チップセレクト信号/CSがLレベルであり、残りの信号/RAS、/CASおよび/WEがすべてHレベルのときに、信号からるがHレベルに駆動される。この信号からるが、内部クロック信号CLKの立上がりに同期して非導通状態となるCMOSトランスミッションゲート18を介して伝達される。

【0095】この信号 øsaに従ってカウンタアドレス活性化信号SADEを生成する回路部分は、図2において、NOR回路17の出力信号に従ってカウンタアドレス活性化信号SADEを生成する回路部分と同じであり、対応する部分に同じ番号を付し、その詳細説明は省略する。次に、図9に示す回路の動作を図10に示すタイミングチャート図を参照して説明する。

【0096】クロックサイクル#aの内部クロック信号 CLKの立上がり前に、チップセレクト信号/CS、コ ラムアドレスストローブ信号/CASをLレベルに設定 し、ライトイネーブル信号/WEは、データの書込/読 出モードに従ってHレベルまたはLレベルに設定する。 この状態においては、通常のリードコマンドまたはライ トイコマンドが与えられる。アクセスコマンドデコーダ 回路3aからの列選択動作指示信号 orwがHレベルへ 立上がり、内部クロック信号CLKの立上がりに同期し て、トライステートインバータバッファ14からのコラ ムアドレス活性化信号CADEがHレベルに立上がる。 一方、カウンタアドレスアクセスコマンドデコード回路 3bにおいてはコラムアドレスストローブ信号/CAS がLレベルであり、複合ゲート3bの出力信号がLレベ ルであり、したがって、信号φsaはLレベルであり、 カウンタアドレス活性化信号SADEもLレベルに保持 される。

【0097】次いで、クロックサイクル#bの内部クロック信号CLKの立上がり前に、チップセレクト信号/CSをLレベルに設定し、残りの信号/RAS、/CASおよび/WEをHレベルに設定する。この状態においては、複合ゲート3baの出力信号が、Hレベルに立上がり、応じて、AND回路3bbからのカウンタアドレ

ス有効化指示信号のsaがHレベルとなる。したがって、内部クロック信号CLKの立上がりに応答して、CMOSトランスミッションゲート18が非導通状態となりかつトライステートインバータバッファ20が動作し、カウンタアドレス活性化信号SADEがHレベルの活性状態へ駆動される。以降、読出を行なうバースト長期間の間、同じように、チップセレクト信号/CSをレレベルに駆動し、残りの信号/RAS、/CASおよび/WEをHレベルに保持する。これにより、カウンタアドレス有効化指示信号のsaが生成され、各クロックサイクル井c、および井付において、カウンタアドレス活性化信号SADEが活性化される。

【0098】クロックサイクル井eにおいて、チップセレクト信号/CSをHレベルに保持することにより、コマンドデコード回路3aおよび3bの出力信号φrwおよびφsaはLレベルとなり、アドレス活性化信号CADEおよびSADEもLレベルに保持される。

【0099】したがって、この図9に示すように、カウンタアドレスを有効化するためのコマンドとデータのリード/ライトを示す通常のアクセス動作を指示するコマンドを別々に設けることにより、バースト長内の必要な数のデータの書込/読出を行なうことができる。

【0100】なお、図9に示す構成においても、リセット信号RSTが、図示しない制御部からの列選択動作活性化信号/COLACTの活性化時、内部クロック信号CLKの立下がりに同期して所定期間活性状態へ駆動される。

【0101】なお、信号φwおよびφsaは活性化時H レベルに駆動されるが、これらは活性化時Lレベルへ駆 動されてもよい。すなわち、示される信号の極性が逆転 されてもよい。

【0102】 [変更例2] 図11は、この発明の実施の形態1の変更例2の構成を示す図である。図11においては、カウンタアドレス活性化信号SADEを発生する部分の構成を示す。カウンタアドレス活性化信号SADEを発生するためのトリガ信号は、図9に示す回路または図2に示す回路のいずれの構成に従って発生されてもよい。この図11に示す構成においては、図2または図9に示す構成に加えて、コラムアドレス活性化信号CADEを受けるインバータ28aと、トライステートインバータバッファ20の出力信号とインバータ28aの出力信号とを受けてカウンタアドレス活性化信号SADEを生成するAND回路28bがさらに設けられる。

【0103】この図11に示す構成においては、コラムアドレス活性化信号CADEの活性化時、カウンタアドレス活性化信号SADEは強制的にLレベルにリセットされる。したがって、アクセスコマンドが与えられ、そのサイクルにおいて外部からのアドレス信号が取込まれて内部列アドレス信号が生成されるときカウンタからのアドレス信号が譲って同時に選択されて外部からのアド

レス信号とカウンタからのアドレス信号とが衝突するのを防止する。第2クロックサイクル以降においては、コラムアドレス活性化信号CADEは、Lレベルに設定されるため、カウンタアドレス活性化信号SADEは、トライステートインバータバッファ20の出力信号に従って活性化される。

【0104】以上のように、この発明の実施の形態1に 従えば、列選択に関連するコマンドを、内部クロック信 号よりも速いタイミングでデコードして、内部クロック 信号に従って内部動作活性化信号を生成するようにして いるため、高速で内部動作活性化信号(アドレス活性化 信号)を活性状態へ駆動することができ、内部動作開始 タイミングを速くすることができる。

【0105】また、外部からのアドレス信号とカウンタからのアドレス信号をそれぞれ別々の制御信号に従って選択して内部列アドレス信号を生成しているため、各クロックサイクルにおいて同じタイミングで内部列アドレス信号を生成することができ、カウンタアドレスからの列アドレス信号および外部からのアドレス信号による内部列アドレス信号の確定タイミングのマージンを考慮する必要がなく、列選択動作を速いタイミングで開始することができる。

【0106】 [実施の形態2] 列アドレス信号発生回路の構成:図12は、図1に示す内部列アドレス信号発生回路5に含まれるアドレス入力部の構成を示す図である。複数ピットのアドレス信号の各ピットそれぞれに対応して図12に示す回路構成が設けられるが、図12においては、1ピットのアドレス信号ADDに対応する回路部分を示す。このアドレス入力部は、内部クロック信号CLKに従って与えられたアドレス信号をラッチして内部アドレス信号Ainおよび/Ainを生成する。

【0107】アドレス入力ラッチ29は、アドレス入力 端子に与えられるアドレス信号ADDを内部クロック信 号CLKがLレベルのときに通過させるCMOSトラン スミッションゲート30と、CMOSトランスミッショ ンゲート30を通過したアドレス信号を反転しかつラッ チするインバータラッチ31と、内部クロック信号CL KがHレベルのときに能動化され、インバータラッチ3 1の出力信号を反転するトライステートインバータバッ ファ32と、内部クロック信号CLKがHレベルのとき に能動化され、CMOSトランスミッションゲート30 からのアドレス信号を反転するトライステートインバー タバッファ33と、トライステートインバータバッファ 32および33の出力信号をラッチするインバータラッ チ34を含む。トライステートインバータバッファ32 から内部アドレス信号Ainが出力され、トライステー トインバータバッファ33から補の内部アドレス信号/ Ainが出力される。インバータラッチ34は、トライ ステートインバータバッファ32および33の出力の間 に反並列に接続されるインバータを含む。

【0108】この図12に示すアドレス入力ラッチ29の構成においては、内部クロック信号CLKがLレベルのときに、アドレス入力ノードに与えられたアドレス信号をCMOSトランスミッションゲート30が通過させてインバータラッチ31へ与える。内部クロック信号CLKがHレベルに立上がると、CMOSトランスミッションゲート30が非導通状態となり、アドレス入力ラッチはラッチ状態となる。内部クロック信号CLKの立上がりに応答して、トライステートインバータバッファ32および33が能動化され、それぞれインバータラッチ31の出力信号および/Ainを生成する。これらの内部アドレス信号Ainおよび/Ainは、インバータラッチ34によりラッチされる。

【0109】この図12に示すようにアドレス入力ラッチ29において内部クロック信号CLKをトリガとして相補内部アドレス信号を生成しかつラッチすることにより、内部列アドレス信号の確定タイミングを高速化することができる。また、コラムアドレス生成部の回路構成を簡略化することができる。

【0110】図13は、列アドレス信号生成部の構成を 示す図である。 図13において、列アドレス信号生成部 は、アドレス入力ラッチ29からの内部アドレス信号A i nをコラムアドレス活性化信号CADEに応答して通 過させて内部列アドレス信号CAを生成するAND回路 35aと、アドレス入力ラッチ29からの補の内部アド レス信号/Ainをコラムアドレス活性化信号CADE の活性化時通過させて補の内部列アドレス信号/CAを 生成するAND回路35bを含む。アドレス入力ラッチ 29からの相補内部アドレス信号Ainおよび/Ain を、コラムアドレス活性化信号CADEに従ってゲート 処理して内部列アドレス信号CAおよび/CAを生成す る。したがって、内部列アドレス信号発生部の構成は、 図3に示す構成と同様に、簡略化することができまた。 内部列アドレス信号 CAおよび/CAの確定タイミング を同じとすることができる。また、この図13に示す内 部列アドレス信号発生部においては、単にAND回路3 5 a および 3 5 b が設けられているだけであり、内部列 アドレス信号CAおよび/CAはラッチされない。これ は、以下の利点を与える。

【0111】図14は、内部行アドレス信号発生部の構成を概略的に示す図である。図14において、内部行アドレス信号発生部は、アドレス入力ラッチ29からの内部アドレス信号Ainをロウアドレスラッチイネーブル信号RALの活性化時通過させるCMOSトランスミッションゲート40aの出力信号を反転しかつラッチするインバータラッチ40bと、インバータラッチ40bの出力信号を反転するインバータ40cを含む。この内部行アドレス信号RAから、さらに行アドレス活性化信号RADE

に従って相補内部行アドレス信号が生成される。

【0112】この図14においては、比較のために行ア ドレス信号発生部の構成を示しているが、内部行アドレ ス信号RAはラッチされており、リセットされない。 今、内部列アドレス信号も、行アドレス信号と同様、ラ ッチした場合を考える。この場合、図15に示すよう に、内部クロック信号CLKの立上がりに同期して、前 のサイクルの状態から、内部列アドレス信号CAおよび /CAの状態が変化し、かつラッチ状態を反転する必要 があり、その状態確定までに、時間がかかる。一方、図 13に示すように、単にAND回路を用いて、相補内部 列アドレス信号をコラムアドレス活性化信号CADEに 従って生成する場合、リセット状態から信号電位が変位 するだけであり、何らラッチ状態を反転する必要はな い。これらのAND回路35aおよび35bにおけるゲ ート遅延を考慮する必要があるだけであり、図15に示 すように高速で内部列アドレス信号CAおよび/CAを 確定状態に駆動することができる。これにより、内部列 アドレス信号の確定タイミングが速くなり、内部列選択 動作開始タイミングを速くすることができる。

【0113】また、列アドレス信号をラッチする回路が不要となり、内部列アドレス信号生成部の回路構成が簡略化され、また行アドレス信号のように行アドレスラッチ指示信号RALに対応するコラムアドレスラッチ指示信号CALを生成する必要がなく、内部クロック信号に同期して相補内部アドレス信号を生成しかつコラムアドレス活性化信号CADEにより内部列アドレス信号を生成することができる。したがって、内部クロック信号CLKが立上がってから速いタイミングでコラムアドレス活性化信号CADEを活性化することにより、速いタイミングで、内部列アドレス信号を確定状態に設定することができる(信号CALに応答するゲートが不要となるため)。

【0114】なお、このアドレス入力ラッチ29において、相補アドレス信号Ainおよび/Ainを、先の実施の形態1におけるリセット信号RSTを用いてリセットするように構成してもよい。また、この内部列アドレス信号CAおよび/CAは、先の実施の形態1におけるカウンタからのアドレスを選択するカウンタアドレス活性化信号SADEと組合せて選択的にこのAND回路35aおよび35bからのコラムアドレス信号およびカウンタからのカウンタアドレスの一方が選択される(図13に示す構成において内部列アドレス信号CAおよび/CAを受ける選択回路が設けられればよい)。

【0115】[変更例]図16は、この発明の実施の形態2の変更例の構成を示す図である。図16において、アドレス入力ラッチ29は、アドレス入力ノードに与えられるアドレス信号をラッチするインバータラッチ41 aと、内部クロック信号CLKがHレベルとなると動作し、アドレス入力ノードに与えられたアドレス信号AD

Dを反転するトライステートインバータバッファ41b と、インバータラッチ41aからの反転アドレス信号A DDを受け、内部クロック信号CLKがHレベルとなる と動作してこのインバータラッチ41aからのアドレス 信号を反転するトライステートインバータバッファ41 cと、トライステートインバータバッファ41bおよび 41 cの出力信号をラッチするインバータラッチ41 d と、トライステートインバータバッファ41bの出力信 号を反転して内部アドレス信号Ain生成するインバー タ41eと、トライステートインバータバッファ41c の出力信号を反転して補の内部アドレス信号/Ain生 成するインバータ41fを含む。インバータラッチ41 aは、トライステートインバータバッファ41bおよび 41 c 入力の間に互いに反並行に接続されるインバータ を含む。インバータラッチ41 dは、トライステートイ ンバータバッファ41bおよび41cの出力の間に互い に反並行に接続されるインバータを含む。

【0116】この図16に示すアドレス入力ラッチの場合、内部クロック信号CLKがHレベルに立上がってから、相補内部アドレス信号Ainおよび/Ainが伝達される経路の遅延時間は同じである。したがって、内部クロック信号CLKが立上がってから同じタイミングでアドレス信号Ainおよび/Ainを確定状態に設定することができ、速いタイミングで、内部アドレス信号を確定状態とすることができる。応じて、内部列アドレス信号の確定タイミングも速くなる。

【0117】以上のように、この発明の実施の形態2に従えば、単に内部クロック信号に同期して外部アドレス信号をラッチして相補内部アドレス信号を生成しているため、アドレスラッチ回路の構成を簡略化することができ、また内部コラムアドレス信号は、コラムアドレス活性化信号との論理積とにより相補内部アドレス信号から生成しており、回路構成が簡略化される。また、速いタイミングで内部列アドレス信号を確定状態とすることができる。

【0118】また、内部列アドレス信号を各クロックサイクルにおいて初期状態にリセットすることにより、クロックサイクルにおいて、相補内部列アドレス信号は、一方のみが充電されるだけであり、一方方向の電流が流れるだけであり、前のサイクルのアドレス信号の影響により、両方の信号が変化する状態に比べて、電源から接地へ流れる電流が低減される。

【0119】また前のクロックサイクルにおける列アドレス信号の影響を受けることなく、同じリセット状態の電圧レベルから一方方向に信号が変化するだけであり、前のクロックサイクルにおける列アドレス信号の電圧レベルの影響を受けることなく、同じタイミングで内部列アドレス信号を確定状態へ駆動することができ、速いタイミングで、内部列アドレス信号を確定状態とすることができる。

【0120】 [実施の形態3] 図17は、この発明の実 施の形態3に従う半導体記憶装置の要部の構成を示す図 である。図17においては、図1に示すプリデコーダ6 が、コラムアドレス活性化信号CADEの活性化に応答 して能動化され、アドレス入力ラッチ29からの内部ア ドレス信号ビットAin<0>, /Ain<0>~Ai n<n>, /Ain<n>をプリデコードして、プリデ コード信号Y<0>~Y<m>を生成する。したがっ て、このプリデコーダ6は、内部コラムアドレス信号C A、/CAが確定してからプリデコードを行なうのでは なく、相補内部アドレス信号が生成されると、コラムア ドレス活性化信号CADEの活性化に従ってプリデコー ド動作を行なっており、内部クロック信号CLKが立上 がってアドレス入力ラッチ29からの内部アドレス信号 Ain<0>, /Ain<0>~Ain<n>. /Ain<n>をプリデコードすることにより、速いタイミン グでプリデコード信号Y<0>~Y<m>を確定状態に することができる。

【0121】図18は、図17に示すプリデコーダ6に含まれるプリデコード回路の構成を示す図である。図18においては、プリデコード信号Y<k>に対するプリデコード回路が示される。このプリデコード回路は、アドレス入力ラッチ29からの内部アドレス信号の所定の組Ain<i>,…Ain<j>およびコラムアドレス活性化信号CADEを受けるNAND回路6aと、NAND回路6aの出力信号を反転してプリデコード信号Y<k>を生成するインバータ6bを含む。次に、図19を参照して、図17および図18に示すプリデコーダ6の動作について説明する。

【0122】コラムアドレス活性化信号CADEが非活 性状態のLレベルのときには、NAND6aの出力信号 がHレベルとなり、プリデコード信号Y<k>は、Lレ ベルの非選択状態を維持する。一方、コラムアドレス活 性化信号CADEが活性化されると、NAND回路6a の出力信号が、与えられた内部アドレス信号Ain<i >, …A i n < j > の組合せ (相補アドレス信号を含 む)により決定され、この組合せに従って、プリデコー ド信号Y<k>の状態が決定される。アドレス入力ラッ チ29は、行アドレス信号および列アドレス信号両者に 共通に設けられており、コラムアドレス活性化信号CA DEに従ってこのアドレス信号の行アドレス信号および 列アドレス信号の区別が行なわれる。コラムアドレス信 号として判定されると同時にプリデコードを行なうこと により、プリデコード信号を速いタイミングで確定状態 へすることができ、列選択動作を高速化することができ る。

【0123】また、コラムアドレス活性化信号CADEが非活性化されると、プリデコーダ6が不能動化され、プリデコード信号Y<0>~Y<m>もLレベルにリセットされる(初期化される)。したがって、プリデコー

ド信号の有効期間が決定され、プリデコード信号は、常にしレベルから変化するため、前のサイクルにおけるプリデコード信号の状態の影響を受けることなく、常に同じタイミングでプリデコード信号が変化して確定状態に到達するため、プリデコード信号の確定タイミングに対するマージン(前のサイクルにおけるプリデコード信号からの変化速度を考慮するマージン)を考慮する必要がなく、速いタイミングでプリデコード信号を確定状態として、列選択動作を行なうことができる。

【0124】なお、この図17に示すアドレス入力ラッチ29およびプリデコーダ6の構成の場合、アドレス入力ラッチ29としては、先の実施の形態2のいずれのアドレス入力ラッチの構成が用いられてもよい。

【0125】各クロックサイクルにおいてコラムアドレス活性化信号CADEが活性化されている。しかしながら、バーストアドレスカウンタからのアドレス信号を用いる場合、このコラムアドレス活性化信号CADEに代えて、カウンタアドレス活性化信号SADEが用いられる。したがって、この場合、単にコラムアドレス活性化信号CADEとカウントアドレス活性化信号SADEのOR回路を通した信号をプリデコーダを活性化するために用いればよい。この場合、以下に示すように、内部アドレス信号AinとカウンタからのカウンタアドレスSAinを切換える構成が必要となる。

【0126】 [変更例] 図20は、この発明の実施の形 態3の変更例の構成を示す図である。図20において、 プリデコーダ6は、アドレス入力ラッチから与えられる 相補内部アドレス信号Ainおよび/Ainを受け、コ ラムアドレス活性化信号CADEの活性化に応答して与 えられた相補内部アドレス信号Ainおよび/Ainを プリデコードするNAND型デコード回路45aと、コ ラムアドレス活性化信号CADEの活性化に応答して動 作可能状態となり、NAND型デコード回路45aの出 力信号を反転するトライステートインバータバッファ回 路45bと、カウンタからのカウントアドレス信号SA Dおよび/SADを受け、カウンタアドレス活性化信号 SADEの活性化に応答してこれらのカウンタアドレス SADおよび/SADをプリデコードするNAND型デ コード回路45cと、カウンタアドレス活性化信号SA DEの活性化に応答して動作可能状態となり、NAND 型デコード回路45cの出力信号を反転するトライステ ートインバータバッファ45 dを含む。トライステート インバータバッファ45bおよび45dの出力は共通に 結合されて、プリデコード信号Yを生成する。

【0127】この図20に示すプリデコーダの構成においても、バーストモードで動作する場合においても、カウンタからのアドレスSADおよび/SADを、カウントアドレス活性化信号SADEの活性化と同時にプリデコードすることにより、速いタイミングでプリデコード信号Yを生成することができる。なお、この構成では、

先に用いたリセット信号RSTに応答してプリデコード 信号Yをリセットするリセット用MOSトランジスタが 必要となる。

【0128】以上のように、この発明の実施の形態3に 従えば、内部クロック信号に従って外部アドレス信号を 取込み内部アドレス信号を生成するアドレス入力ラッチ からの内部アドレス信号をコラムアドレス活性化信号の 活性化に応答してプリデコードするように構成している ため、コラムアドレス発生部がプリデコーダと共用さ れ、コラムアドレス信号の伝搬経路におけるゲートの段 数が低減され、高速でプリデコード信号を駆動すること ができる。

【0129】また、各クロックサイクルにおいて、プリデコード信号が初期状態(スタンバイ状態)にリセットされているため、各クロックサイクルにおいて、プリデコード信号を速いタイミングで確定状態とすることができ、応じて速いタイミングで列選択動作を開始することができる。

【0130】なお、上述の実施の形態1から3において、各信号のスタンバイ状態をLレベルに設定している。しかしながら、このリセット状態は、Hレベルであってもよい。

【0131】[実施の形態4] プリデコーダの構成2: 図21は、この発明の実施の形態4に従うプリデコーダ6の構成を概略的に示す図である。図21においては、9ビットの列アドレス信号CA<0>~CA<8>をプリデコードする構成が一例として示される。プリデコーダ6は、2ビットの列アドレス信号それぞれに対して設けられる第1段プリデコード回路50a~50dと、列アドレス信号ビットCA<8>に対して設けられる第1段プリデコード回路50aは、列アドレス信号ビットCA<0>,/CA<1>および/CA<1>をプリデコードロて、プリデコード信号YA<0>~YA<3>を生成する。

【0132】第1段プリデコード回路50dは、列アドレス信号ビットCA<6>, CA<7>, /CA<6>および/CA<7>をプリデコードして、プリデコード信号YD<0>~YD<3>を生成する。第1段プリデコード回路50eは、列アドレス信号ビットCA<8>および/CA<8>をプリデコードしてプリデコード信号YE<0>およびYE<1>を生成する。これらの第1段プリデコード回路50a~50dおよび50eは、それぞれ対応のプリデコード信号の1つを選択状態へ駆動する。

【0133】プリデコーダ6は、さらに、第1段プリデコード回路50a~50dからのプリデコード信号YA <0>~YA<3>…YD<0>~YD<3>を第1段 プリデコード回路50eからのプリデコード信号YE< 0>およびYE<1>に従ってさらにプリデコードする 第2段プリデコード回路51を含む。第2段プリデコード回路から、プリデコード信号YG<0>~YG<31>が出力される。第1段プリデコード回路50a~50dにより、16個のプリデコード信号のうち、4つのプリデコード信号が選択状態へ駆動される。第2段プリデコード回路51により、32本のプリデコード信号線のうち4本のプリデコード線が選択状態へ駆動される。5本のプリデコード信号線を選択状態へ駆動する場合に比べて、選択状態へ駆動されるプリデコード線の数が低減され、消費電力が低減される。また、デコード回路は、4入力デコード回路となり、デコーダの回路規模を低減することができる。

【0134】第1段プリデコード回路50a~50eは、通常の、NAND型デコード回路で構成される。

【0135】図22は、図21に示す第2段プリデコード回路51の構成を示す図である。図22においては、プリデコード信号YG<0~YG<15>に対する部分の構成を示す。図22において、第2段プリデコード回路51は、プリデコード信号YE<i>を受けるCMOSインバータ52と、プリデコード信号YA<0>~YD<3>それぞれに対応して設けられるCMOSインバータ53-0~53-15を含む。CMOSインバータ53-0~53-15は、それぞれ、電源ノードとCMOSインバータ52の出力ノードNDyとの間に結合され、それぞれの入力に、対応のプリデコード信号YA<0>~YD<3>を受けて、プリデコード信号YG<0>~YG<15>を出力する。

【0137】一方、プリデコード信号YE<i>シがLレベルのときには、CMOSインバータ52の出力ノードNDyは電源電圧Vccレベルとなる。CMOSインバータ53-0~53-15は、電源電圧Vccを受ける電源ノードとCMOSインバータ52の出力ノードNDy上の電圧を両動作電源電圧として動作する。したがって、これらのCMOSインバータ53-0~53-15の出力するプリデコード信号YG<0>~YD<3>の状態にかかわらず、電源電圧Vccレベルとなる。これらのプリデコード信号YG<0>~YG<15>は、プリデコード信号YG<0>~YG<15>は、プリデコード信号YG<0>~YG<15>は、選択時、接地電圧レベルのLレベルとなり、非選択時に、電圧Vccレベルとなる。プリデコード信号群をプリデコード信号YE<0>およびYE<1>によりグループ化し、グループ内のプリデコード信号YA<0>-YD<3>

をグループ特定用プリデコード信号YE<0>, YE<1>でプリデコードする。選択グループ内で列指定用プリデコード信号が選択状態に駆動される。

【0138】この図22に示すプリデコード回路の構成 の場合、プリデコード信号YEくi>を出力する第1段 プリデコード回路50eは、CMOSインバータ52の ゲート容量を駆動することが必要とされる。CMOSイ ンバータ52は、単に出力ノードNDyを接地電圧レベ ルまたは電源電圧Vccレベルに駆動する。これらの出 カノードNDyには、CMOSインバータ53-0~5 3-15のnチャネルMOSトランジスタのソースが結 合される。したがって、この出力ノードNDyに存在す る寄生容量は、MOSトランジスタのゲート容量がこの 出力ノードNDyに接続される場合に比べて小さくな る。したがって、CMOSインバータ52は、高速で出 カノードNDyを、電源電圧Vccレベルまたは接地電 圧レベルへ駆動するこどかできる。また、第1段プリデ コード回路50eも、単にCMOSインバータ52のゲ ート容量を駆動するだけてよく、CMOSインバータ5 3-0~53-15を駆動する必要はなく、その出力負 荷が軽減され、高速で、グループ特定用プリデコード信 号YE<i>(YE<0>またはYE<i>)を選択状 態へ駆動することができる。

【0139】図23は、図22に示す第2段プリデコー ド回路の動作を示すタイミングチャート図である。図2 3に示すように、内部クロック信号CLKに同期してコ ラムアドレス活性化信号CADE(またはカウンタアド レス活性化信号SADE)が活性状態へ駆動される。こ のコラムアドレス活性化信号CADEが活性状態へ駆動 されると、内部コラムアドレス信号CAが確定状態とな り、また第1段プリデコード回路50a~50eからプ リデコード信号YA~YEが出力される。したがって、 これらのプリデコード信号YA~YE (YA<0>~Y E<1>)が、選択状態へ駆動されるタイミングは、実 質的に同じとなり、第2段プリデコード回路51におい て、これらのプリデコード信号YA~YEが確定状態に なる際のタイミングマージンを考慮する必要がなく、速 いタイミングで、プリデコード信号YG (YG<0>-YG<15>)を選択状態へ駆動することができる。

【0140】コラムアドレス活性化信号CADEが非活性化されると、内部コラムアドレス信号も同様スタンバイ状態にセットされ、応じてプリデコード信号YA-YEもリセットされる(Lレベルが初期状態)。応じて、プリデコード信号YG(YG<0>-YG<15>)もHレベルにリセットされる。プリデコード信号YA-YGは、常に、リセット状態から選択状態へ変化するだけであり(選択状態時)、高速で、プリデコード信号YA-YGを、選択状態へ駆動することができる。

【0141】なお、図21に示す構成において、内部列 アドレス信号ビットCA<0>~CA<8>、/CA< 0>~/CA<8>をプリデコードしている。しかしな がら、図18および図20に示すように、内部アドレス 信号Ainおよび/Ainに対しコラムアドレス活性化 信号またはカウンタアドレス活性化信号に従ってプリデ コード動作を開始するように第1段プリデコード回路5 ○a~50eが構成されてもよい。この場合において も、第1段プリデコード回路50a~50eは、コラム アドレス活性化信号CADE(またはカウンタアドレス 活性化信号SADE)の活性化に応答してプリデコード 動作を開始するため、出力されるプリデコード信号の確 定タイミングが、ほぼ同じとなり(相補アドレス信号A in, /Ainが同じタイミングで生成される)、第2 段プリデコード回路51は、速いタイミングでプリデコ ード動作を行なうことができる(プリデコード信号のタ イミングスキューに対するマージンを考慮する必要がな いため)。

【0142】[変更例] 図24は、第2段プリデコード回路11の変更例を示す図である。図24において、この第2段プリデコード回路51は、プリデコード信号Y0<0>~Y0<3>をプリデコードに信号Y1<0>~Y1<3>でさらにプリデコードして、プリデコード信号Y2<0>~Y2<15>を生成する。この第2段プリデコード回路51は、図22に示す構成と同様の構成を備え、4ビットのプリデコード信号Y0<0>~Y0<3>を、プリデコード信号Y1<0>~Y1<3>のそれぞれでプリデコードする。プリデコード信号Y0<0>~Y0<3>のそれぞれでプリデコードする。プリデコード信号Y0<0>~Y0<10>~Y0<3>の1つが選択状態へ駆動され、プリデコード信号Y1<0>~Y1<3>の1つが選択状態へ駆動されるとき、16ビットのプリデコード信号Y2<0>~Y2<15>のうち、1つのプリデコード信号が選択状態へ駆動される。

【0143】この図24に示す第2段プリデコード回路51において、単にプリデコード信号の組合せが異なるだけであり、図22に示す構成において、グループ特定用プリデコード信子E</br>
1<0>~Y1<3>の1つを与え、グループ内列指定用プリデコード信号YA<0>~YD<3>へ、プリデコード信号YA<0>~YD<3>へ、プリデコード信号YO<0>~YO<3>へ与える。したがって、図25に示すように、4つのCMOSインバータ53-0~53-3のソースノード(接地ノード)を、プリデコード信号Y1<0>を受けるCMOSインバータ52の出力ノードNDyに接続する。

【0144】図25に示すプリデコード回路は、プリデコード信号Y1<1>-Y1<3>それぞれに対して設けられる。通常の、NAND回路構成のプリデコーダに代えて、プリデコード信号Y1<0>-Y1<3>を出力するデコーダの出力負荷が軽減され、高速で、プリデコード信号Y2<0>-Y2<3>を生成することができる。

【0145】図24および図25に示す構成において、

プリデコード信号YO<0:3>およびY1<0:3>は、内部アドレス信号から直接形成されてもよく、また内部列アドレス信号に従って生成されてもよい。

【0146】以上のように、この発明の実施の形態4に従えば、流内列指定用第1のプリデコード信号をグループ指定用第2のプリデコード信号でさらにプリデコードする場合、第2のプリデコード信号をCMOSインバータで受け、このCMOSインバータの出力ノードと電源ノードとの間にCMOSインバータを接続して各CMOSインバータに第1のプリデコード信号を与えているため、第2のプリデコード信号出力回路の負荷が軽減され、高速でプリデコード動作を行なうことができる。

【0147】また、第1および第2のプリデコード信号は、それぞれ初期状態に各クロックサイクルにおいてリセットされているため、選択時高速で変化させて確定状態へ駆動することができる。

【0148】 [実施の形態5] 図26は、この発明の実施の形態5に従う同期型半導体記憶装置の要部の構成を概略的に示す図である。図26においては、図1に示すスペア判定回路7およびコラムデコーダ8およびスペアコラムデコーダ9を示す。図26においては、プリデコード信号Y0~Y3および/Y0~/Y3が用いられる場合が一例として示される。

【0149】図26において、スペア判定回路7は、冗 長列に対応して設けられ、その冗長列が置換すべき不良 列の列アドレスを記憶するプログラム回路7aと、与え られたコラムアドレス信号が不良列を指定しているか否 かを、このプログラム回路7aにプログラムされた不良 列アドレスとの比較により判定する判定回路7bを含 む。ここで、プリデコード信号Y0-Y3は、図21ま たは図24に示すプリデコード信号YG<0>-YG< 31>またはY2<0>-Y2<15>に対応する。 【0150】プログラム回路7aは、プリデコード信号 Y0,/Y0~Y3,/Y3それぞれに対応して設けら れるインバータバッファ71a0,71b0~71a 3,71b3と、インバータバッファ71a0,71b 0~71a3,71b3それぞれに対応して設けられる ヒューズ素子72a0,72b0~72a3,72b3 を含む。ヒューズ素子72a0,72b0~72a3, 72b3は、それぞれ、溶断/非溶断により、不良列の アドレスを記憶する。相補プリデコード信号に対して設 けられたヒューズ素子の一方端が、共通に結合される。 すなわち、ヒューズ素子72a0および72b0のそれ ぞれの端部はノードNDOに共通に結合され、ヒューズ 素子72a1および72b1のそれぞれの端部はノード ND1に共通に結合され、ヒューズ素子72a2および 72b2のそれぞれ端部は、共通にノードN2に結合さ れ、ヒューズ素子72a3および72b3のそれぞれの 端部は、ノードND3に結合される。

【0151】判定回路7bは、ノードND3およびND

2上の信号を受ける2入力NOR回路73と、ノードNDOおよびND1上の信号を受ける2入力NOR回路74と、NOR回路73および74の出力信号を受けてノーマルコラムデコーダディスエーブル信号/NCDを出力する2入力NAND回路75を含む。このNAND回路75からのノーマルコラムデコーダディスエーブル信号/NCDが活性状態のLレベルとなると、コラムデコーダ8が非活性化されて、そのデコード動作が禁止され、一方、スペアコラムデコーダ9が活性化されて、対応の冗長列を選択状態へ駆動する。

【0152】コラムデコーダ8は、ノーマルコラムデコーダディスエーブル信号/NCDとコラムデコーダイネーブル信号CDEを受けるAND回路81と、AND回路81からのノーマルコラムデコーダイネーブル信号NCEに応答して活性化され、与えられたプリデコード信号Y(Y0,/Y0~Y3,/Y3)をデコードして対応の列を選択するコラムデコード回路82を含む。図26においては、列選択線CSLに対応して設けられるAND型デコード回路82aを代表的に示す。

【0153】スペアコラムデコーダ9は、インバータ76を介して与えられるノーマルコラムデコーダディスエーブル信号/NCDとコラムデコーダイネーブル信号CDEを受けるAND回路91と、AND回路91からのスペアコラムデコーダイネーブル信号SCEに応答して対応の冗長列選択線SCSLを選択状態へ駆動するスペアコラムデコード回路92を含む。図26において、スペア列選択線SCSLに対して設けられるバッファ回路92aを代表的に示す。

【0154】複数の冗長列が設けられる場合、各冗長列に対応して、プログラム回路7aおよび判定回路7bが設けられる。複数の判定回路7bの出力信号のワイヤードANDにより、ノーマルコラムデコーダディスエーブル信号/NCDが生成される。次に、動作について簡単に説明する。

【0155】ヒューズ素子72a0,72b0~72a 3,72b3は、冗長列のアドレスに従って溶断/非溶 断される。今、ヒューズ素子72a0~72a3は溶断 され、ヒューズ素子72b0~72b3が非溶断の状態 を考える。この場合、プリデコード信号Y0~Y3がす べてHレベルとなるアドレスが不良列である。正常な列 が指定された場合には、プリデコード信号Y0~Y3の 少なくとも1つがLレベルである。すなわち、補のプリ デコード信号/Y0~/Y3の少なくとも1つがHレベ ルであり、残りのプリデコード信号がしレベルとなる。 したがって、ノードNDO~ND3の少なくとも1つ に、対応のインバータ71bを介してLレベルの信号が 伝達されても、残りのノードには、Hレベルの信号が伝 達され、NOR回路73および/または74の出力信号 がレレベルとなり、NAND回路75の出力信号がHレ ベルとなる。すなわち、ノーマルコラムデコーダディス

エーブル信号/NCDがHレベルとなり、コラムデコーダイネーブル信号CDEがHレベルに立上がると、コラムデコーダ8においてAND回路81からのノーマルコラムデコーダイネーブル信号NCEがHレベルとなり、プリデコード信号Yをデコードして、対応の列選択線CSLを選択状態へ駆動する。スペアコラムデコーダ9においては、インバータ76の出力信号がLレベルであり、スペアコラムデコーダイネーブル信号SCEがLレベルとなり、スペアコラムは選択されない。

【0156】一方、与えられたプリデコード信号YO~Y3がすべてHレベルのときには、補のプリデコード信号/YO~/Y3がHレベルとなり、インバータ71b O~71b3の出力信号がLレベルとなる。したがって、ノードNDO~ND3へは、Lレベルの信号が伝達され、NOR回路73および74の出力信号がともにHレベルとなり、NAND回路75からのノーマルコラムデコーダディスエーブル信号/NCDがLレベルに立下がる。したがって、コラムデコーダイネーブル信号CDEがHレベルに立上がると、ノーマルコラムデコーダイネーブル信号NCEはLレベルを維持し、一方、スペアコラムデコーダイネーブル信号SCEが、Hレベルとなり、スペア列選択線SCSLが選択される。

【0157】次に、図27に示すタイミングチャート図を参照して、スペア判定回路7の動作について説明する。

【0158】クロックサイクル井aにおいて、プリデコード信号Yが与えられる。このプリデコード信号Yが、ノーマルコラムを指定していると、ノードND3の電圧レベルはHレベルを維持し、NOR回路73の出力信号はしレベルを維持する。このクロックサイクル井aにおいて、所定のタイミングで、コラムデコーダイネーブル信号CDEが活性化される。ノーマルコラムデコーダディスエーブル信号/NDCがHレベルの状態にあるため、コラムデコーダイネーブル信号NDEが活性状態となり、コラムデコード回路82により、列選択動作が行なわれる。所定の時間が経過すると、プリデコード信号Yが、初期状態のしレベルにリセットされる(先の実施の形態1から4参照)。

【0159】プリデコード信号YがLレベルにリセットされた状態で次のクロックサイクル井 bにおいて、次のプリデコード信号Yが変化する。クロックサイクル井 b において、不良列が指定された場合、ノード ND3の電圧レベルがLレベルに低下し、また残りのノード ND0~ND2もその電圧レベルがLレベルに低下する。応じて、NOR回路73および74の出力信号がLレベルからHレベルに上昇し、NAND回路75からのノーマルコラムデコーダディスエーブル信号/NCDがLレベルに立下がる。この状態において、コラムデコーダイネーブル信号CDEがHレベルに立上がると、インバータ7

6およびAND回路91を介してスペアコラムデコーダイネーブル信号SCEがHレベルとなり、スペア列選択線SCSLが選択状態へ駆動される。

【0160】コラムデコーダイネーブル信号CDEがLレベルに立下がると、スペアコラムデコーダイネーブル信号SCEもLレベルに立下がり、スペアコラムの選択が完了する。

【0161】一方、クロックサイクル#bにおいて、プリデコード信号YがLレベルにリセットされており、このリセットにより、ノードNDO~ND3の電圧レベルがすべてHレベルに復帰する。応じて、NOR回路73および74の出力信号がLレベルとなり、応じてNAND回路75からのノーマルコラムデコーダディスエーブル信号/NCDがHレベルに立上がる。

【0162】クロックサイクル井 c において再びアリデコード信号Yの状態が変化して確定する。このクロックサイクル井 c においてノーマルコラムが指定された場合、ノーマルコラムデコーダディスエーブル信号/NC DはHレベルを維持する。したがって、コラムデコーダイネーブル信号C D E が Hレベルに立上がると、ノーマルコラムデコーダイネーブル信号NC E が即座に立上がり、コラムデコード回路82によるデコード動作が開始される。

【0163】したがって、図27に示すように、アリデコード信号Yを、各クロックサイクルにおいてリセットすることにより、各クロックサイクルにおけるプリデコード信号の変化およびその確定タイミングを早くすることができる。また、このプリデコード信号Yのリセットにより、判定回路7bにおいて内部ノードがすべて初期状態にリセットされる。したがって、コラムデコーダイネーブル信号CDEが活性化されるときには、ノーマルコラムデコーダディスエーブル信号/NCDがHレベルの初期状態にあり、ノーマルコラムデコーダイネーブル信号CDEに従って選択状態へ即座に駆動することができ、不良列選択後の次のクロックサイクルにおけるノーマル列選択動作を高速で行なうことができる。

【0164】なお、プリデコード信号Yがリセットされる構成において、プリデコード信号Yの活性化期間Taは、コラムデコーダイネーブル信号CDEが活性状態にある期間Tbよりも長くされる。これにより、列選択動作時に、プリデコード信号Yがリセットされて、コラムデコーダイネーブル信号CDEの状態にかかわらず、強制的に列選択動作が完了するのを防止することができる。

【0165】図28(A)は、コラムデコーダイネーブル信号発生部の構成を概略的に示す図である。コラムデコーダイネーブル信号CDEを発生する回路は、図1に示す制御回路に含まれる。図28(A)において、コラムデコーダイネーブル信号発生部は、列選択動作活性化

信号/COLACTを受けるインバータ95aと、インバータ95aの出力信号と内部クロック信号CLKを受けるAND回路95bと、AND回路95bの出力信号の立下がりに応答してワンショットのパルス信号を発生するワンショットパルス発生回路95cを含む。このワンショットパルス発生回路95cからのワンショットパルス信号は、コラムデコーダイネーブル信号CDEとして用いられる。

【0166】列選択動作活性化信号/COLACTは、バースト長期間活性状態のレレベルに保持される。内部クロック信号CLKの立下がり時に、AND回路95bの出力信号がレベルに立下がる。したがって、このAND回路95bからの出力信号の立上がりに応答してワンショットのパルス信号を生成することにより、各クロックサイクルにおいて、早いタイミングで、コラムデコーダイネーブル信号CDEを活性状態へ駆動することができる。この場合、ワンショットパルス発生回路95cからのワンショットパルスの時間幅は、プリデコード信号Yが活性状態にある期間以下に設定される。これは、コラムアドレス活性化信号CADEを発生する回路部分におけるワンショットパルス発生回路のパルス幅の調整におけるワンショットパルス発生回路のパルス幅の調整により容易に実現される。

【0167】図28(B)は、コラムデコーダイネーブル信号発生部の他の構成を概略的に示す図である。図28(B)において、コラムデコーダイネーブル信号発生部は、コラムアドレス活性化信号CADEとカウンタアドレス活性化信号SADEを受けるOR回路96aと、OR回路96aの出力信号を所定時間遅延する遅延回路96bと、遅延回路96bの出力信号の立上がりに応答してワンショットのバルス信号を発生するワンショットパルス発生回路96cからのワンショットパルス信号が、コラムデコーダイネーブル信号CDEとして出力される。

【0168】この図28(B)に示す構成の場合、コラムアドレス活性化信号CADEまたはカウンタアドレス活性化信号SADEの活性化によりプリデコード信号Yが確定状態となった後に、確実に、コラムデコーダイネーブル信号CDEを活性状態へ駆動することができる。このワンショットパルス発生回路96cのパルス幅も、またコラムアドレス活性化信号CADEおよびカウンタアドレス活性化信号SADEのパルス幅と同程度以下に設定される。この図28(B)に示す構成を利用しても、各クロックサイクルにおいて、コラムデコーダイネーブル信号CDEを活性/非活性状態へ駆動することができる。

【0169】図29は、スペア判定回路7におけるゲートの電流駆動力を模式的に示す図である。図29においては、入力段のインバータ71a0,71b0~71a3,71b3を、インバータ71で代表的に示し、ヒューズ素子72a0,72b0~72b3を、ヒューズ素

子72で代表的に示す。

【0170】図29において、入力段のインバータ71は、出力信号をHレベルからLレベルに立下げるための電流駆動力が大きくされる。NOR回路73(または74)は、その出力信号をLレベルからHレベルに立上げるための電流駆動力が大きくされる。NAND回路75は、その出力信号をHレベルからLレベルに立下げるための電流駆動力が大きくされる。インバータ76は、その出力信号をLレベルからHレベルへ立上げる電流駆動力が大きくされる。AND回路81は、その出力信号NCEを、LレベルからHレベルへ立上げるための電流駆動力が大きくされる。AND回路91は、またその出力信号SCEをLレベルからHレベルへ立上げるための電流駆動力が大きくされる。

【0171】図29に示すように各ゲートの出力駆動能力を設定した場合、以下のようにして、スペア判定動作を高速化することができる。

【0172】すなわち、図30に示すように、プリデコード信号YがHレベルに立上がってから、インバータ71の出力信号がLレベルに立下がる。そのとき、インバータ71の電流駆動能力は、Lレベルへ駆動する能力が大きくされており、プリデコード信号YがHレベルに立上がってから時間ta経過後にインバータ71の出力信号がLレベルに確定する。

【0173】NOR回路73(または74)の出力信号は、このインバータ71からのLレベルの信号に従ってHレベルに立上がる。このとき、NOR回路73(および74)の電流駆動力は、その出力信号をHレベルに立上げる能力が大きくされており、したがってインバータ71の出力信号がLレベルに立下がってから時間もり経過後に、NOR回路73(74)の出力信号がHレベルに確定する。

【0174】NAND回路75が、このNOR回路73 および74の出力信号に従って その出力信号/NCD をLレベルに駆動する。したがって、NR回路73およ び74の出力信号がHレベルに確定すると、NAND回 路75の出力信号/NCDは、時間tc経過後にLレベ ルに駆動されて確定する。また、インバータ76が、こ の信号/NCDを反転する。インバータ76は、その出 力信号を立上げる能力が大きくされており、NAND回 路75からのノーマルコラムデコーダディスエーブル信 号/NCDがLレベルに立上がってから時間t d経過後 に、その出力信号をHレベルに設定する。したがって、 コラムデコーダイネーブル信号CDEがHレベルに立上 がると、高速でスペアコラムイネーブル信号SCEをH レベルへ駆動することができる。このとき、AND回路 91は、その出力信号SCEをHレベルに立上げる能力 が大きくされており、高速でスペアコラムイネーブル信 号SCEを活性状態へ駆動することができる。

【0175】一方、AND回路81においては、ノーマ

ルコラムデコーダディスエーブル信号/NCDの活性化時、非活性状態にある。ノーマルコラムが選択された場合には、AND回路81がコラムデコーダイネーブル信号CDEの活性化に従って、高速で、その出力信号NCEをHレベルに立上げる。

【0176】したがって、この図29に示す構成におい て、プリデコード信号Yが、各クロックサイクルにおい てリセットされる場合、これらのインバータ71、NO R回路73および74、NAND回路75、インバータ 76、AND回路81および91の出力信号がリセット 状態に駆動される場合、各リセット期間において確実に その出力信号がリセットされればよいだけである。一 方、これらのゲートを、冗長列使用時、すなわちノーマ ルコラムデコーダディスエーブル信号/NCDを活性状 態に駆動する方向に、その電流駆動力を大きくすること により、プリデコード信号Yが確定してから時間ta+ tb+tc+td経過後に、スペア判定結果(冗長列使 用)を確定状態へ駆動することができ、コラムデコーダ イネーブル信号CDEの活性化タイミングを早くするこ とができ、列選択動作開始タイミングを早くすることが できる。また、コラムデコーダ8がスペアコラム使用時 にデコード動作して誤ってノーマルコラムが選択される のを防止することができる。

【0177】これらのゲート、すなわちインバータ7 1、NOR回路73および74、NAND回路75、インバータ76ならびにAND回路81および91の出力ノードを駆動する電流駆動力を図29に示すように設定する場合、単に、構成要素であるMOSトランジスタのゲート幅の比を調整することにより電流駆動力の分布が容易に実現される。

【0178】たとえば、図31(A)に示すように、イ ンバータ71においては、pチャネルMOSトランジス タの伝達係数 B p を、n チャネル MOSトランジスタの 伝達係数 B n よりも小さくする。これにより、プリデコ ード信号YiがHレベルへ立上がったとき、高速で、イ ンバータ71の出力信号をレレベルへ駆動することがで きる。一方、図31(B)に示すように、インバータ7 6の場合、pチャネルMOSトランジスタの伝達係数B pを、nチャネルMOSトランジスタの伝達係数βnよ りも大きくする。これにより、ノーマルコラムデコーダ ディスエーブル信号/NCDが活性状態のLレベルとな ったとき、インバータ76の出力信号を高速でHレベル へ駆動することができる。これらの伝達係数 8 p および βηの大小関係の設定は、MOSトランジスタのゲート 幅とゲート長の比を適当な値に設定することにより実現 することができる。

【0179】残りのNOR回路73および74、NAND回路75ならびにAND回路81および91においても、同様、出力ノードを駆動するMOSトランジスタの β比を適当に設定することにより、図29に示すように 要求される出力ノード駆動能力の分布を実現することができる。

【0180】以上のように、この発明の実施の形態5に従えば、プリデコード信号を各クロックサイクルにおいて所定の電圧レベルにリセットしているため、冗長列選択後のノーマルコラム選択をも、通常サイクルと同じタイミングで行なうことができ、より高速で列選択動作を行なうことができる。また、スペア判定回路のゲート回路のMOSトランジスタのβ比を適当に調節することにより、高速で冗長列使用というスペア判定を行なうことができ、高速で、冗長列を選択状態へ駆動することができる。

【0181】なお、上述の説明において、AND型スペア判定回路の構成を示している。しかしながら、このスペア判定回路の構成は、他の構成であってもよく、たとえばプリデコード信号を受けるMOSトランジスタが出力ノードに並列に接続されるOR型スペア判定回路であってもよい。

【 0 1 8 2 】 また、プリデコード信号がリセットされる 電圧レベルは、Hレベルであってもよい。

【0183】また、プリデコード信号を所定の各クロックサイクルにおいて所定の電圧レベルにリセットしているため、スペア判定回路は、各クロックサイクルにおいて、内部ノードを初期状態にリセットすることができ、スペア判定動作を高速に行なうことができる(前のクロックサイクルの判定結果の影響を受けることがないため)。

【0184】 [実施の形態6] 図32は、図1に示すコマンドデコーダ3および制御回路4のより具体的構成を示す図である。図32において、コマンドデコード3は、チップセレクト信号/CS、ロウアドレスストローブ信号/RASおよびコラムアドレスストローブ信号/RASおよびコラムアドレスストローブ信号/CASを受けて、列選択動作指示信号のrwを出力するアクセスコマンドデコード回路3aと、列選択動作指示信号のrwとライトイネーブル信号/WEを受けて読出動作指示信号のrを発生するリードコマンドデコード回路3rと、列選択信号指示信号のwを発生するライトコマンドデコード回路3wを含む。

【0185】アクセスコマンドデコード回路3aは、チップセレクト信号/CSおよびコラムアドレスストローブ信号/CASがともにLレベルにあり、かつロウアドレスストローブ信号/RASがHレベルのときに、列選択動作指示信号のwrを活性化する。

【0186】リードコマンドデコード回路3rは、列選 択動作指示信号φrwがHレベルの活性状態にありかつ ライトイネーブル信号/WEがHレベルのときに、読出 動作指示信号φrを活性化する。ライトコマンドデコー ド回路3wは、列選択動作指示信号φrwがHレベルの 活性状態にありかつライトイネーブル信号/WEがLレ ベルのときに、書込動作指示信号 owe Hレベルの活性 状態へ駆動する。

【0187】制御回路4は、列選択動作指示信号φrwの活性化時、内部クロック信号CLKに従ってコラムアドレス活性化信号CADEおよびカウンタアドレス活性化信号SADEを出力するアドレス活性化信号発生回路100と、読出動作指示信号φrの活性化時、内部クロック信号CLKに応答して読出トリガ信号RTを出力する読出トリガ回路102と、書込動作指示信号φwの活性化時、内部クロック信号CLKに応答してライトトリガ信号WTを発生する書込トリガ回路104を含む。

【0188】アドレス活性化信号発生回路100は、先の実施の形態1において図2から図11を参照して説明した構成と同様の構成を備え、列選択動作活性化信号φrwの活性化時、内部クロック信号CLKに同期して、コラムアドレス活性化信号CADEを最初のクロックサイクルにおいて活性化し、以後のサイクルにおいてカウンタアドレス活性化信号SADEを活性化する。

【0189】読出トリガ回路102からの読出トリガ信号RTにより、図示しないプリアンプおよび読出データ転送回路およびデータ出力回路が順次活性化されて、データの読出が行なわれる。ライトトリガ信号WTの活性化に応答して、書込データの転送およびライトドライバの活性化による選択メモリセルへのデータの書込が行なわれる。

【0190】図33は、図32に示す読出トリガ回路1 02の構成を概略的に示す図である。 図33において、 読出トリガ回路102は、内部クロック信号CLKと読 出動作指示信号φrを受けるANDゲート102aと、 ANDゲート102aの出力信号の活性化に応答して起 動され、読出動作活性化信号READをバースト長期間 活性状態に保持する読出動作活性化回路102bと、内 部クロック信号CLKを所定時間遅延する遅延回路10 2cと、読出動作活性化信号READと遅延回路102 cの出力信号CLKDとを受けるANDゲート102d と、ANDゲート102dの出力信号の活性化に応答し て所定の時間幅を有するワンショットのパルス信号の形 でリードトリガ信号RTを発生するリードトリガ信号発 生回路102eを含む。このリードトリガ信号発生回路 102eからのリードトリガ信号RTに従って、プリア ンプの活性化、プリアンプにより増幅されたデータの転 送等が行なわれる。

【0191】読出動作活性化回路102bは、図5に示す列選択動作活性化信号発生部と同様の構成を備え、ANDゲート102aの出力信号の活性化に応答してセットされ、バースト長期間経過後、リセットされるセット/リセットフリップフロップでたとえば構成される。

【0192】図34は、図32に示す書込トリガ回路1 04の構成を示す図である。図34において、書込トリ ガ回路104は、内部クロック信号CLKと書込動作指 示信号のwを受けるANDゲート104aと、ANDゲ ート104aの出力信号の活性化に応答して起動され、 バースト長期間、書込動作活性化信号WRITEを活性 状態に保持する書込動作活性化回路104bと、内部ク ロック信号CLKを所定時間遅延する遅延回路104c と、書込動作活性化信号WRITEと遅延回路104c の出力信号CLKDを受けるANDゲート104dと、 ANDゲート104dの出力信号の活性化に応答して所 定の時間幅を有するワンショットのパルス信号を生成す るライトトリガ信号発生回路104eを含む。このライ トトリガ信号発生回路104 eからのワンショットパル ス信号が、ライトトリガ信号WTとして出力される。こ のライトトリガ信号WTは、書込データの転送、および ライトドライバの活性化等を制御するために用いられ る。次に、この図32から図34に示す回路の動作を図 35に示すタイミングチャート図を参照して説明する。 【0193】クロックサイクル#aにおいて、チップセ レクト信号/CSおよびコラムアドレスストローブ信号 /CASがLレベルに設定され、ロウアドレスストロー ブ信号/RASおよびライトイネーブル信号/WEがH レベルに設定される。この制御信号の状態に組合せによ り、リードコマンドが与えられ、図32に示すアクセス コマンドデコード回路3 aからの列選択動作指示信号の rwがHレベルの活性状態となり、また読出動作指示信 号
ø
r
が活性状態のHレベルとなる。

【0194】内部クロック信号CLKがHレベルに立上がると、読出トリガ回路102において、読出動作活性化回路102bが活性化され、読出動作活性化信号READがHレベルに立上がる。この読出動作活性化信号READはバースト長期間(図35において4)の間Hレベルの活性状態に保持される。図35においては、クロックサイクル#aから#dにわたって読出動作活性化信号READがHレベルに保持される。

【0195】図32に示すアドレス活性化信号発生回路 100が、列選択動作指示信号φrwの活性化に従っ て、内部クロック信号CLKの立上がりに同期して、コ ラムアドレス活性化信号CADEを活性状態へ駆動す る。一方、読出動作活性化信号READの活性化に応答 して、図33に示すリードトリガ信号発生回路102e が遅延回路102cからの遅延クロック信号CLKDの 立上がりに応答してリードトリガ信号RTを所定期間活 性状態へ駆動する。

【0196】次のクロックサイクル#bから#dにおいては、内部に設けられたバーストアドレスカウンタに従って列アドレスが指定される。したがって、クロックサイクル#bから#dにおいては、図32に示すアドレス活性化信号発生回路100からのカウンタアドレス活性化信号SADEが内部クロック信号CLKに同期して活性状態へ駆動される。また、図33に示すリードトリガ信号発生回路102eが動作し、リードトリガ信号RT

を内部クロック信号CLKの遅延信号である遅延内部クロック信号CLKDの立上がりに応答して所定期間活性 状態へ駆動する。したがって、クロックサイクル#bから#dにおいては、カウンタアドレス活性化信号SADEの活性化された後、リードトリガ信号RTが生成される。バースト長期間が経過すると、クロックサイクル#eにおいて、読出動作活性化回路102bからの読出動作活性化信号READがLレベルの非活性状態へ移行する。

【0197】クロックサイクル井 f において、チップセレクト信号/CSおよびコラムアドレスストローブ信号/CSおよびライトイネーブル信号/WEをレレベルに設定し、ロウアドレスストローブ信号/RASをHレベルに保持する。この制御信号の状態の組合せにより、ライトコマンドが与えられ、図32に示すアクセスコマンドデコード回路3aからの列選択動作指示信号φrwが活性状態へ駆動され、またライトコマンドデコード3wからの書込動作指示信号φwがHレベルの活性状態となる。

【0198】内部クロック信号CLKがHレベルに立上がると、図34に示す書込トリガ回路104において書込動作活性化回路104bが起動され、バースト長期間、書込動作活性化信号WRITEを活性状態に保持する。また、図32に示すアドレス活性化信号発生回路100が動作し、内部クロック信号CLKの立上がりに応答して、コラムアドレス活性信号CADEを所定期間Hレベルの活性状態に保持する。書込動作活性化信号WRITEの活性化に応答して、図34に示すライトトリガ信号発生回路104eが動作し、遅延回路104cからの遅延内部クロック信号CLKDの立上がりに応答してライトトリガ信号WTが活性化される。

【0199】クロックサイクル#gから#iにおいては、図32に示すアドレス活性化信号発生回路100は、カウンタアドレス活性化信号SADEを内部クロック信号CLKに同期して活性化する。このカウンタアドレス活性化信号SADEの活性化の後、図34に示すライトトリガ信号発生回路104eが、遅延内部クロック信号CLKDの立上がりに応答してライトトリガ信号WTを活性化する。バースト長期間が経過すると、クロックサイクル#jにおいて、図34に示す書込動作活性化回路104bからの書込動作活性化信号WRITEが非活性化される。

【0200】この図32から図34に示す回路構成においては、外部から与えられるアドレス信号または内部で生成されるアドレス信号がコラムアドレス信号として確定した後に内部でのデータの書込または読出動作が起動される。すなわち、図36に示すように、コラムアドレス活性化信号(またはカウンタアドレス活性化信号SADE)が活性化され、内部列アドレス信号が確定すると、リードトリガ信号RT(またはライトトリガ信号W

T)が活性化されて、内部でのデータの読出(または書込)動作が起動される。したがって、内部の列アドレスが確定する前に、読出動作を行ない、不確定状態の列に対するデータの書込/読出が行なわれるのを防止することができる。

【0201】コラムデコーダは、与えられた列アドレス信号(またはプリデコード信号)に従ってデコード動作を行なうだけであり、列選択線CSLが選択状態へ駆動されると、メモリセル列が内部データバスに接続される。この内部データバスに対するプリアンプまたはライトドライバによるデータの読出および書込が行なわれる。以下、このコラムデコーダを活性化するタイミングを最適化するための構成について説明する。

【0202】図37は、コラムデコーダイネーブル信号 発生部の構成を示す図である。図37において、コラム デコーダイネーブル信号発生部は、ノード106aと接 地ノードの間に互いに並列に接続され、それぞれのゲー トにコラムアドレス活性化信号CADEおよびカウンタ アドレス活性化信号SADEを受けるnチャネルMOS トランジスタ107aおよび107bと、ノード106 - bと接地ノードの間に互いに並列に接続され、かつそれ ぞれのゲートにリードトリガ信号RTおよびライトトリ ガ信号WTを受けるnチャネルMOSトランジスタ10 7 c および 107 d と、ノード 106 a と接地ノードの 間に選択的に形成される配線108aと、ノード106 aとノード106bの間に選択的に形成される配線10 8bを含む。配線108aおよび108bは、択一的に 形成され、配線108aが形成されるときには、配線1 08 bは形成されず、ノード106 aおよび106 bは 分離される。一方、配線108aの非形成時には、配線 108bが形成され、ノード106aおよび106bが 接続される。これらの配線108aおよび108bは、 マスク配線であり、製造工程時においてマスクにより選 択的に形成される。

【0203】コラムデコーダイネーブル信号発生部は、さらに、ノード106bの信号を反転してコラムデコーダイネーブル信号CDEを出力するインバータ111と、ノード106b上の信号をラッチするインバータラッチ110と、リセット信号ZCARに応答してノード106bを電源電圧VccレベルにリセットするpチャネルMOSトランジスタ109を含む。インバータラッチ110は、直列に接続される2段のインバータを備え、比較的弱いラッチ能力で、ノード106bの信号をラッチする。次にこの図37に示すコラムデコーダイネーブル信号発生部の動作について図38および図39の信号波形図を参照して簡単に説明する。

【0204】まず、図38を参照して、配線108aが形成されず、配線108bが形成される場合の動作について説明する。この状態においては、ノード106aおよび106bが接続される。クロックサイクル#aにお

いて内部クロック信号CLKがHレベルに立上がると、応じて、コラムアドレス活性化信号CADEが活性化される。このコラムアドレス活性化信号CADEは、リードトリガ信号RTまたはライトトリガ信号WTよりも早いタイミングで活性化される。このコラムアドレス活性化信号CADEの活性化に応答して、nチャネルMOSトランジスタ107aが導通し、ノード106aおよび106bを接地電圧レベルに放電する。応じて、インバータ111からのコラムデコーダイネーブル信号CDEがHレベルに立上がる。

【0205】以降のクロックサイクル井 bから井 dにおいては、カウンタアドレス活性化信号SADEが内部クロック信号CLKの立上がりに応答して活性化される。このカウンタアドレス活性化信号SADEも、リードトリガ信号RTおよびライトトリガ信号WTの活性化よりも早いタイミングで活性化される。このカウンタアドレス活性化信号SADEの活性化に応答してMOSトランジスタ107bが導通し、ノード106aおよび106bが接地電圧レベルに放電され、インバータ111からのコラムデコーダイネーブル信号CDEがHレベルに立上がる。各サイクルにおいて、リセット信号ZCARによりコラムデコーダイネーブル信号CDEがリセットされる。

【0206】したがって、この配線108aを形成せ ず、配線108bを形成した場合、コラムデコーダイネ ーブル信号CDEは、カウンタアドレス活性化信号SA DEおよびコラムアドレス活性化信号CADEの活性化 に応答して活性化される。コラムデコーダイネーブル信 号CDEは、リードトリガ信号RTまたはライトトリガ 信号WTの活性化よりも早いタイミングで活性化され る。すなわち、データ読出が行なわれるかデータ書込が 行なうか否かにかかわらず、コラムデコーダイネーブル 信号が活性化される。したがって、内部列アドレス信号 が確定した状態で、早いタイミングで、コラムデコーダ が動作して、列選択動作を行なう。この列選択動作の間 に、リードトリガ信号RTまたはライトトリガ信号WT に従ってデータの読出/書込が決定され、選択列へのメ モリセルデータのアクセスが行なわれる。したがって、 早いタイミングでコラムデコーダを活性化することがで き(内部クロックCLKが立上がってから時間t a 経過 後に、コラムデコーダイネーブル信号CDを活性化で き)、高速のアクセスが可能となる。

【0207】次に図39を参照して、配線108aが形成され、配線108bが形成されない場合の動作について説明する。この状態においては、ノード106aおよび106bは電気的に分離され、ノード106aは接地電圧レベルに保持される。コラムアドレス活性化信号CADEが活性化されると、次いで、リードトリガ信号RTまたはライトトリガ信号WTの活性

化に応答して、MOSトランジスタ107cまたは107dが導通し、ノード106bが接地電圧レベルに放電され、インバータ111を介してコラムデコーダイネーブル信号CDEがHレベルに立上がる。所定時間が経過すると、リセット信号ZCARがLレベルの活性状態となり、MOSトランジスタ109により、ノード106bが再び電源電圧Vccレベルにプリチャージされ、コラムデコーダイネーブル信号CDEがHレベルからLレベルに移行する。

【0208】クロックサイクル#bから#dにおいては、カウンタアドレス活性化信号SADEの活性化されると、次いで、リードトリガ信号RTまたはライトトリガ信号WTが活性化される。このリードトリガ信号RTまたはライトトリガ信号WTの活性化に従って、MOSトランジスタ107cまたは107dが導通し、ノード106bが接地電圧レベルに放電され、コラムデコーダイネーブル信号CDEがHレベルの活性状態となる。各クロックサイクルにおいて、リセット信号ZCARに従って、ノード106bが電源電圧Vccレベルにプリチャージされ、コラムデコーダイネーブル信号CDEが非活性化される。

【0209】この図39に示す動作モードの場合には、内部クロック信号CLKが立上がり、コラムアドレス活性化信号CADEまたはカウンタアドレス活性化信号SADEが活性化され、次いでリードトリガ信号RTまたはライトトリガ信号WTが活性化されてから、コラムデコーダイネーブル信号CDEが活性化される。したがって、このコラムデコーダイネーブル信号CDEは、内部クロック信号CLKが立上がってから時間もも経過後に、活性化状態へ駆動される。この場合、したがって図38に示す時間もaよりも時間もbが長くなる。この場合には、内部の列選択動作開始タイミングは、図38に示す構成よりも遅くなる。

【0210】内部クロック信号CLKが高速の場合に は、アクセスがデータ読出がデータ書込であるか判定す る前に早いタイミングでコラムデコーダを活性化する。 内部クロック信号CLKの周波数が低く、比較的低速動 作の場合には、コラムデコーダを比較的遅いタイミング で活性化する。これにより、クロック信号の周波数に応 じた最適なタイミングで、コラムデコーダを動作させる ことができる。クロック信号が遅い場合、高速の場合に 内部で列選択動作を開始するタイミングに余裕があり、 コラムデコーダを活性化するタイミングを遅らせる。内 部列アドレス信号が確定し、かつデータ書込/読出がい ずれが行なわれるか確定した後、コラムデコーダを動作 させることにより、読出動作および書込動作の一連の動 作シーケンス内でコラムデコーダを活性化することがで き、安定にデータの書込/読出を行なうことができる。 【0211】なお、図37に示す構成において、コラム アドレス活性化信号CADEおよびカウンタアドレス活 性化信号SADEを用いている。しかしながら、インバータラッチ110により、ノード106bの電圧レベルはラッチされるため、これらのカウンタアドレス活性化信号SADEおよびコラムアドレス活性化信号CADEに代えて、これらの信号に同期するワンショットバルスが用いられてもよい。

【0212】図40(A)は、リセット信号ZCARを発生する部分の構成の一例を示す図である。図40(A)においてリセット信号発生部は、コラムアドレス活性化信号CADEとカウンタアドレス活性化信号SADEを受けるNOR回路110aと、NOR回路110aの出力信号の立上がりに応答してワンショットのパルス信号を発生するワンショットパルス発生回路110bを含む。このワンショットパルス発生回路110bは、NOR回路110aの出力信号がHレベルに立上がると、所定期間Lレベルに立下がるワンショットのパルス信号を生成して、リセット信号ZCARとして出力する。

【0213】すなわち、図40(B)に示すように、コラムアドレス活性化信号CADEが活性状態へ駆動されるとき、カウンタアドレス活性化信号SADEはLレベルである。コラムアドレス活性化信号CADEがLレベルの非活性状態となると、NOR回路110aの出力信号がHレベルとなり、ワンショットパルス発生回路110bからのリセット信号ZCARが所定期間Lレベルとなる。これにより、図37に示すリセット用のMOSトランジスタ109が導通し、ノード106bを電源電圧Vccレベルに充電する。

【0214】一方、カウンタアドレス活性SADEが活性化されるとき、コラムアドレス活性化信号CADEは Lレベルを維持する。したがってこの状態においては、カウンタアドレス活性化信号SADEの立下がりに応答して、リセット信号ZCARが所定期間Lレベルとなる。これにより、各クロックサイクルごとに、ノード106bを、電源電圧レベルにプリチャージして、コラムデコーダイネーブル信号CDEを非活性化することができる。

【0215】 [変更例] 図41(A)は、この発明の実施の形態6の変更例の構成を示す図である。図41

(A)において、コラムデコーダイネーブル信号発生部は、図37に示す構成に加えて、MOSトランジスタ107aと直列に内部クロック信号CLKをゲートに受けるnチャネルMOSトランジスタ107eが接続され、MOSトランジスタ107bと直列に、内部クロック信号CLKをゲートに受けるnチャネルMOSトランジスタ107fが接続される。他の構成は、図37に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

【0216】この図41(A)に示す構成においては、 内部クロック信号CLKがHレベルのときに、MOSト ランジスタ107eおよび107gが導通状態となる。 内部クロック信号CLKがLレベルのときには、MOSトランジスタ107eおよび107fが非導通状態となり、ノード106aを接地ノードから切離す。したがって、リセット信号ZCARをこのアドレス活性化信号CADEおよびSADEと独立に活性化することにより、コラムデコーダイネーブル信号CDEの活性化期間を、アドレス活性化信号SADEおよびCADEの活性化期間よりも短くすることができる。

【0217】すなわち、図41(B)に示すように、内 部クロック信号CLKが立上がってから、アドレス活性 化信号CADEまたはSADEが活性状態へ駆動され る。内部クロック信号CLKがLレベルに立下がって も、アドレス活性化信号CADEまたはSADEは活性 状態のHレベルを維持する。アドレス活性化信号CAD EおよびSADEが活性状態にある期間、先の実施の形 態1から4において説明したように、プリデコード信号 Yまたは内部コラムアドレス信号CAが活性状態にあ る。アドレス活性化信号CADEまたはSADEが活性 状態にあるときに、リセット信号ZCARを活性状態の レレベルへ駆動する。これにより、コラムデコーダイネ ーブル信号CDEがLレベルとなり、コラムデコーダイ ネーブル信号CDEの活性化期間は、アドレス活性化信 号CADEまたはSADEの活性化期間、すなわち内部 列アドレス信号またはプリデコード信号の活性化期間よ りも短くすることができる。これにより、内部のプリデ コード信号Yがリセットされる前に、コラムデコーダを 非活性状態として、リセットされたプリデコード信号に より、コラムデコーダが誤動作するのを確実に防止する ことができる。

【0218】ノード106aが、配線108bを介してノード106bに接続されているとき、MOSトランジスタ107a,107b,107eおよび107fがクロック信号CLKの立下がりにより非導通状態となっても、インバータラッチ110により、このノード106aおよび106bの電圧レベルはLレベルに保持されており、特に問題は生じない。したがって、このコラムデコーダイネーブル信号CDEがアドレス活性化信号CADEもしくはSADEまたはトリガ信号RTもしくはWTに従って活性化される場合においても、コラムデコーダイネーブル信号CDEの非活性化への移行タイミングを、内部クロック信号CLKの立下がりを基準として決定することができる。

【0219】図42(A)は、この変更例におけるリセット信号発生部の構成を概略的に示す図である。図42(A)において、リセット信号発生部は、読出動作活性化信号READと書込動作活性化信号WRITEを受けるOR回路115aと、OR回路115aの出力信号と内部クロック信号CLKを受けるAND回路115bと、AND回路115bの出力信号を所定時間遅延する

遅延回路115cと、遅延回路115cの出力信号の立下がりに応答して所定期間Lレベルとなるワンショットのパルス信号を発生するワンショットパルス発生回路115dを含む。このワンショットパルス発生回路115dから、リセット信号ZCARが出力される。次に、この図42(A)に示すリセット信号発生部の動作を図42(B)に示すタイミングチャート図を参照して説明する。

【0220】リードコマンドまたはライトコマンドが与えられると、内部クロック信号CLKの立上がりに応答して、読出動作活性化信号READまたは書込動作活性化信号WRITEがHレベルに立上がる。活性化信号READまたはWRITEはバースト長期間Hレベルに保持される。したがって、AND回路115bからは、活性化信号READまたはWRITEがHレベルの間内部クロック信号CLKに同期した信号が出力される。遅延回路115cが、このAND回路115bの出力信号を所定時間遅延する。

【0221】ワンショットパルス発生回路115dは、この内部クロック信号CLKが立下がってから所定期間経過後に、リセット信号ZCARをLレベルに駆動する。このリセット動作は、バースト長期間繰返し実行される。この図42(A)に示す構成を利用することにより、コラムデコーダイネーブル信号CDEが、信号CADE、SADEまたはRTおよびWTの活性化に応答して活性化されても、コラムデコーダイネーブル信号CDEを所定のタイミングでリセットすることができ、コラムデコーダイネーブル信号CDEの活性化期間を最適な値に設定することができる。

【0222】図43(A)は、リセット信号発生部の他の構成を示す図である。図43(A)において、リセット信号発生部は、列選択動作活性化信号/COLACTと内部クロック信号CLKを受けるNOR回路116aと、NOR116aの出力信号を所定時間遅延する遅延回路116bと、遅延回路116bの出力信号を発生するワンショットパルス発生回路116cを含む。ワンショットパルス発生回路116cを含む。ワンショットパルス発生回路116cから、リセット信号ZCARが出力される。列選択動作活性化信号/COLACTは、図5に示す回路構成を用いて発生され、アクセスコマンドが与えられると、バースト長期間活性状態のLレベルへ駆動される。次に、この図43(A)に示すリセット信号発生部の動作を図43(B)にタイミングチャート図を参照して説明する。

【0223】アクセスコマンドが与えられると、列選択動作活性化信号/COLACTが、バースト長期間Lレベルに駆動される。この列選択動作活性化信号/COLACTがLレベルに駆動されると、NOR回路116aからは、内部クロック信号CLKを反転した信号が出力される。遅延回路110bが、このNOR回路116a

の出力信号を所定時間遅延する。ワンショットバルス発生回路116cが、この遅延回路116bの出力信号の立上がりに応答して所定期間しレベルとなるワンショットのパルス信号を発生する。したがって、内部クロック信号CLKが立下がってから所定時間経過後に、リセット信号ZCARが所定期間しレベルとなり、コラムデコーダイネーブル信号CDEをリセットする。

, io ,

【0224】なお、この図43(A)に示す回路構成に おいて、列選択動作活性化信号/CLACTは、バース ト長期間経過後、内部クロック信号CLKの立上がりに 応答してHレベルの非活性状態へ駆動される。この場 合、最後のサイクルにおいて、リセット信号ZCARが 不完全な形で形成されてリセットが不完全となる可能性 がある。この場合、図5に示すバースト長カウンタ11 cの出力信号を、半クロックサイクル遅延させて内部ク ロック信号CLKの立上がりに応答してセット/リセッ トフリップフロップをリセットする構成とすることによ り、図43(B)に破線で示すように、列選択動作活性 化信号/COLACTは、バースト長期間経過後、、内 部クロック信号CLKの立上がりに同期して、Hレベル の非活性状態となり、NOR回路116aの出力信号は 十分、内部クロック信号CLKがLレベルの期間、Hレ ベルとなる信号を出力することができ、正確にリセット 信号ZCARを活性化することができる。

【0225】以上のように、この発明の実施の形態6に 従えば、コラムデコーダの活性化タイミングを、アドレ ス活性化信号またはリードトリガ信号/ライトトリガ信 号のいずれかで設定するように構成しているため、クロ ック信号の周波数に合わせて最適なタイミングでコラム デコーダを動作させることができる。

【0226】 [他の適用例] 上述の説明においては、コラムアドレス活性化信号CADEまたはカウンタアドレス活性化信号SADEにより、内部列アドレスまたはプリデコード信号を初期状態にリセットしている。しかしながら、この内部コラムアドレス信号発生部およびプリデコード部発生部にラッチ回路が設けられている場合、このアドレス活性化信号CADEおよびSADEとは別のリセット信号(たとえば図8(A)参照)を用いてりセットすることにより、高速動作を実現することができる。したがって、実施の形態1から5において、また実施の形態1から5が従来の同期型半導体記憶装置において個々に適用されてもよい。また、内部列アドレス信号CAおよびプリデコード信号Yはワンショットパルスの形で発生されてもよい(リセットパルス不要)。

【0227】また、実施の形態6において、アルミニウム配線などのマスク配線により、コラムデコーダイネーブル信号の活性化タイミングの調整をしている。しかしながら、特定のボンディングパッドの電位を固定的に設定することにより、コラムデコーダイネーブル信号CD

Eの活性化タイミングが調整される構成が用いられてもよい。配線部に代えてボンディングパッドの電位に応じて選択的に導通/非導通とされるスイッチング素子が設けられればよい。

[0228]

【発明の効果】請求項1に係る発明に従えば、クロック 信号に同期して外部から与えられるアドレス信号を取込んで相補内部アドレス信号を生成しているため、早いタイミングで相補アドレス信号を生成することができ、応じて早いタイミングで相補内部列アドレス信号を生成することが可能となる。

【0229】請求項2に係る発明に従えば、クロック信号に同期して、与えられたアドレス信号から相補信号を生成しかつラッチする第1のラッチ回路と、その第1のラッチ回路の相補信号を、アドレス入力部と相補的に導通するゲート回路を介して通過させて内部アドレス信号を生成しているため、簡易な回路構成でほぼ同じタイミングで相補内部アドレス信号を生成することができる。【0230】請求項3に係る発明に従えば、外部からのコマンドに従って列アドレス活性化信号に従って相補内部アドレス信号を生成しているため、早いタイミングで相補内部列アドレス信号を生成することができ、かつ同じタイミングで確定状態とされる相補の内部列アドレス信号を生成することができる。

【0231】請求項4に係る発明に従えば、相補内部列 アドレス信号をラッチしているため、安定に、相補内部 列アドレス信号を生成することができる。

【0232】請求項5に係る発明に従えば、列アドレス指示信号に従って、各クロックサイクルにおいて相補内部列アドレス信号を生成し、かつ内部クロック信号の各サイクルにおいてこの相補内部列アドレス信号を同じ電圧レベルの初期状態にセットするように構成しているため、後続のクロックサイクルにおいて、前のサイクルの影響を受けることなく内部列アドレス信号を一方方向にその電圧レベルを変化させることができ、高速で内部列アドレス信号を確定状態に設定することができる。

【0233】請求項6に係る発明に従えば、各クロックサイクルにおいて相補内部列アドレス信号をワンショットパルスの形で形成するようにしているため、容易に各クロックサイクルにおいて内部列アドレス信号をリセットすることができる。

【0234】請求項7に係る発明に従えば、相補内部アドレス信号を受けてアドレス活性化信号の活性化に応答してこの相補内部アドレス信号をプリデコードしてプリデコード列アドレス信号を生成するように構成したため、内部列アドレス信号の確定タイミングとプリデコード信号の確定タイミングをほぼ同じとすることができ、高速でプリデコード信号を生成することができる。

【0235】請求項8に係る発明に従えば、プリデコー

ド信号のグループ内列指定用の第1のグループのビットを、グループ指定用の第2のグループのビットでさらにプリデコードするプリデコーダの構成において、第2のグループのビットを受けるインバータの出力ノードと電源ノードとの間に第1のグループのビットそれぞれに対応するインバータを設けることにより、第2のビットを出力する部分の出力負荷が軽減され、高速でプリデコード動作を行なうことができる。

.

【0236】請求項9に係る発明に従えば、第2のグループのビットをワンショットパルスの形で生成しているため、プリデコード信号をすべてワンショットパルス化することができ、次段のコラムデコーダの列選択動作を高速化することができる。

【0237】請求項10に係る発明に従えば、相補アドレス信号をプリデコードしてワンショットパルスの形でプリデコード信号を出力し、このプリデコーダの出力信号を不良列アドレスと比較し、その判定結果に従ってコラムデコーダの一方を選択状態へ駆動しているため、スペアコラム(冗長列)使用後においても、判定結果が既にリセットされているため、高速でノーマルコラムデコーダを活性状態へ駆動することができる。

【0238】請求項11に係る発明に従えば、スペア判定回路は、不良列使用を示す状態へスペア指示信号を駆動する素子の電流駆動力が、冗長列不使用を示す信号出力する素子のそれよりも大きくされており、スペア判定時において、不良列使用の判定結果を高速で行なうことができ、応じて高速でノーマルコラムデコーダのディスエーブルおよびスペアコラムデコーダのイネーブルを行なうことができる。

【0239】請求項12に係る発明に従えば、外部からのコマンドをクロック信号と独立に受けてデコードして列選択動作指示信号を活性化し、次いでクロック信号に同期してこの列選択動作指示信号をラッチして列アドレス活性化信号を生成し、この列アドレス活性化信号に従って外部のアドレス信号から内部列アドレス信号を生成するように構成しているため、内部クロック信号の立上がり時において、実行すべき動作モードは確定されており、早いタイミングで内部アドレス信号を確定状態へ駆動することができる。

【0240】請求項13に係る発明に従えば、列アクセスモード指示信号により、列選択動作活性化信号を発生し、この列選択動作活性化信号の活性化と列選択動作指示信号の非活性化とに応答してカウンタアドレス活性化信号をクロック信号に同期して生成し、カウンタからのアドレス信号と外部からのアドレス信号を、これらの列選択動作指示信号およびカウンタアドレス活性化信号に従って選択的に通過させているため、早いタイミングで内部列アドレス信号を生成することができる。

【0241】請求項14に係る発明に従えば、内部列アドレス活性化信号およびカウンタアドレス活性化信号を

ワンショットパルスの形で出力しており、応じて内部列アドレス信号をワンショットパルスの形で生成することができ、内部の列選択動作を高速化することができる。 【0242】請求項15に係る発明に従えば、アドレス信号からクロック信号に同期して内部アドレス信号を生成し、列アドレス活性化信号に同期してこの内部アドレス信号から内部列アドレス信号を生成して出力するように構成しているため、早いタイミングで内部列アドレス信号を確定状態へ駆動することができる。

【0243】請求項16に係る発明に従えば、内部列アドレス信号をラッチしているため、安定に列選択動作時列アドレス信号を所定状態に保持することができる。

【0244】請求項17に係る発明に従えば、列アドレス活性化信号およびカウントアドレス活性化信号を用いて外部からのアドレス信号およびカウンタからアドレス信号を選択的に通過させて内部列アドレス信号を生成するように論理ゲートを用いて構成しているため、容易に、ワンショットパルス化された内部列アドレス信号を生成することができる。

【0245】請求項18に係る発明に従えば、列アドレス活性化信号の活性化に応答してカウンタアドレス活性 化信号を非活性化するように構成しているため、カウン タからのアドレス信号と外部からのアドレス信号との衝 突を防止することができ、正確に内部列アドレスを生成 することができる。

【0246】請求項19に係る発明に従えば、列選択コマンドを、外部からの列アドレス信号を取込用のコマンドを、外部からの列アドレスを取込用のコマンドを別々に設けており、またこれらのコマンドを、クロック信号と独立にデコードしているため、正確にかつ早いタイミングで内部列アドレス信号を生成することができる。請求項20に係る発明に従えば、コラムデコーダイネーブル信号を、リードトリガ信号およびライトトリガ信号の一方またはカウンタアドレス活性化信号および列アドレス活性化信号の活性化のいずれかに従って活性化するように構成しているため、内部クロック信号の周波数に合わせて最適なタイミングでコラムデコーダイネーブル信号を活性化することができる。

【0247】請求項21に係る発明に従えば、コラムデコーダイネーブル信号は各クロックサイクルでリセットするように構成しているため、各サイクルにおいて、コラムデコーダがダイナミックに動作するため、高速で列選択動作を行なうことができる。

【0248】請求項22に係る発明に従えば、コラムデコーダイネーブル信号の活性化タイミングの設定を、マスク配線により行なうように構成したため、簡易な回路構成で容易にコラムデコーダイネーブル信号の活性化タイミングを設定することができる。

【図面の簡単な説明】

【図1】 この発明に従う同期型半導体記憶装置の全体

の構成を概略的に示す図である。

. ...

【図2】 図1に示す同期型半導体記憶装置のコマンドデコーダおよび制御回路の構成を示す図である。

【図3】 図1に示す内部列アドレス信号発生回路の構成を概略的に示す図である。

【図4】 図2および図3に示す回路の動作を示すタイミングチャート図である。

【図5】 図2に示す列選択動作活性化信号を発生する 部分の構成を概略的に示す図である。

【図6】 図3に示す選択回路の構成を示す図である。

【図7】 図3に示す選択回路の他の構成を示す図である。

【図8】 (A)は、図2に示すリセット信号を発生する回路の構成を示し、(B)は、(A)に示す回路の動作を示すタイミングチャートである。

【図9】 図2に示す回路の変更例を示す図である。

【図10】 図9に示す回路の動作を示すタイミングチャートである。

【図11】 図2および図9に示す回路の変更例を示す 図である。

【図12】 図1に示す内部列アドレス信号発生回路の 内部アドレス信号の発生部の構成を示す図である。

【図13】 図1に示す内部列アドレス信号発生回路の 構成を概略的に示す図である。

【図14】 図13に示す回路の効果を示すための図であり、内部行アドレス信号発生部の構成を示す図である。

【図15】 図13に示す回路の動作を示す信号波形図である。

【図16】 図12に示す内部アドレス信号発生部の変更例を示す図である。

【図17】 図1に示すコラムプリデコーダの構成を概略的に示す図である。

【図18】 図17に示すプリデコーダの具体的構成を示す図である。

【図19】 図17に示すプリデコーダの動作を示すタイミングチャートである。

【図20】 図17に示すプリデコーダの変更例を概略的に示す図である。

【図21】 図1に示すプリデコーダの変更例を示す図 である。

【図22】 図21に示す第2段プリデコード回路の構成を示す図である。

【図23】 図22に示す第2段プリデコード回路の動作を示す信号波形図である。

【図24】 図21に示す第2段プリデコード回路の変更例を示す図である。

【図25】 図24に示す第2段プリデコード回路の構成を示す図である。

【図26】 図1に示すスペア判定回路、スペアコラム

デコーダおよびコラムデコーダの構成を**概略的**に示す図 である

【図27】 図26に示すスペア判定回路の動作を示す信号波形図である。

【図28】 図26に示すコラムデコーダイネーブル信号発生部の構成を概略的に示す図である。

【図29】 図26に示すスペア判定回路の要素ゲート の電流駆動力を模式的に示す図である。

【図30】 図29に示すスペア判定回路の動作を示す信号波形図である。

【図31】 図29に示すゲート回路の具体的構成を示す図である。

【図32】 図1に示すコマンドデコーダおよび制御回路の構成を概略的に示す図である。

【図33】 図32に示す読出トリガ回路の構成を概略 的に示す図である。

【図34】 図32に示す書込トリガ回路の構成を概略 的に示す図である。

【図35】 図32から34に示す回路の動作を示すタイミングチャートである。

【図36】 アドレス活性化信号とリード/ライトトリガ信号による動作内容を説明するための図である。

【図37】 コラムデコーダイネーブル信号発生部の構成を示す図である。

【図38】 図37に示すコラムデコーダイネーブル信号発生部の動作を示すタイミングチャート図である。

【図39】 図37に示すコラムデコーダイネーブル信号発生部の動作を示すタイミングチャート図である。

【図40】 (A)は、図37に示すリセット信号発生 部の構成を示し、(B)は、(A)に示す回路動作を示 す信号波形図である。

【図41】 (A)は、コラムデコーダイネーブル信号 発生部の変更例の構成を示し、(B)は、(A)に示す 回路動作を示すタイミングチャート図である。

【図42】 (A)は、図41(A)に示すリセット信号発生部の構成を概略的に示し、(B)は、(A)に示す回路動作を示すタイミングチャートである。

【図43】 (A)は、図41(A)に示すリセット信号発生部の他の構成を示す図であり、(B)は、(A)に示す回路の動作を示すタイミングチャート図である。

【図44】 従来の同期型半導体記憶装置の全体の構成を概略的に示す図である。

【図45】 図44に示す同期型半導体記憶装置の動作を示すタイミングチャート図である。


【図46】 同期型半導体記憶装置における列選択動作シーケンスを示す図である。


【符号の説明】


1 メモリセルアレイ、1n ノーマルメモリセルアレイ、1s スペアメモリセルアレイ、2 内部クロック発生回路、3 コマンドデコーダ、4 制御回路、5


内部列アドレス信号発生回路、6 コラムプリデコー ダ、7 スペア判定回路、8 コラムデコーダ、9 ス ペアコラムデコーダ、3a アクセスコマンドデコード 回路、12,18 CMSトランスミッションゲート、 14,20トライステートインバータバッファ、17 NOR回路、16,22 リセット用MOSトランジス タ、11,21 列選択活性化回路、25 バーストア ドレスカウンタ、26 選択回路、26a, 26b C MOSトランジスタゲート、26c ラッチ、26d, 26e, 26f NAND回路、27a NOR回路、 27b ワンショットパルス発生回路、3b コマンド デコード回路、28a インバータ、28b AND回 路、30 CMOSトランジスタ、31 インバータラ ッチ、32,33 トライステートインバータバッフ ァ、34 インバータラッチ、29 アドレス入力ラッ チ、35a, 35b AND回路、41a インバータ ラッチ、41b, 41c トライステートインバータバ

ッファ、41d インバータラッチ、41e, 41f インバータ、6a NAND型プリデコード回路、45 a, 45c NAND型プリデコード回路、45b, 4 5d トライステートインバータバッファ、50a~5 Oe 第1段プリデコード回路、51 第2段プリデコ ード回路、52 CMOSインバータ、53-0~53 -15 CMOSインバータ、72a0, 72b0~7 2a3,72b3bューズ素子、73,74 NOR回 路、75 NAND回路、76 インバータ、81.9 1 AND回路、82a AND型ノーマルコラムデコ ード回路、92a バッファ回路、100 アドレス活 性化信号発生回路、102 読出トリガ回路、104 書込トリガ回路、107a~107f MOSトランジ スタ、108a, 108b マスク配線、109 リセ ット用MOSトランジスタ、110 インバータラッ チ、111 インバータ。











. . . ,


【図25】




【図27】




【図26】




【図28】




【図29】




【図31】




【図30】




【図33】









【図34】



【図35】




【図37】




【図38】

配線108b有



【図39】



【図40】 【図41】 (A) (A) 1106 CADE 106a SADE 107a 107р (B) 106b CADE SADE SADE CADE CLK-ZCAR 107f 107e (B) CLE SADE, CADE ZCAR CDB 【図42】 【図43】 (A) (A) /COLACT 1,15c 遅延回路 発生回路 CLK · (B) (B) CLKREAD/TRITE /COLACT AND115b出力 NOR116a 出力 【図44】 【図45】 CLK /CS /RAS /CAS /VB コマンド アコーダ 制御回路 φr φ¥ 912 ADD 列選択同路 KC 院出/寺込 回路 CASレイテンシ ADD -BLP メモリセル アレイ 入出力 问路


908

910

900

916

【図46】



フロントページの続き

(72)発明者 原 素子 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5B015 AA07 BA02 BA08 BA62 CA02 CA03 CA04 EA02 5B024 AA15 BA15 BA18 BA21 BA29 CA07 CA17